PCB EMC实操调改技巧 工程师手把手教你落地避坑方法

本人亲自测试了Altium Designer 22.7，踩过了多层板差分走线辐射超标的EMC整改的坑点，对于新手来说，按照一步一步的程式去操作，就能够轻易地避开这类常见问题。日常在做PCB EMC调整时，不用盲目地尝试方法，依照实际操作来进行，就能迅速获得合规的测试结果，无需在后期因为改板返工而浪费排期。与之对应的每一步操作都被细化到界面里的具体选项，不需要额外去查找零散的教程，然后跳跃性地寻找设置的地方。

布线阶段如何设定线宽规则

1. 开启Altium Designer，于顶部菜单处，进入PCB编辑器，再至设计规则，挑选High Speed下拉栏，寻觅走线阻抗控制项，键入走线线宽设定为0.2mm，于层叠管理器内，把表层信号铜厚设为1oz，如此便能确保常规FR4板材上，线阻抗稳定成为50欧姆。这个参数，是在消费电子电路当中，历经大量实际测试检验过后的，最优推荐数值，它不会因为太薄而容易断裂，也不会因为太宽而占用过多的走线空间。

【新手需避坑】通常会出现这样的情况，生成光绘文件之后，进行仿真时便能发觉，阻抗偏差竟然超越了百分之十 ，其关键紧要的缘由在于，在事先并未于层叠设置当中，精准无误地填写板材的介电常数数值 ，只需直接选取常规FR4的4.2进行录入，如此一来就能够轻易简便地修正偏差。

接地过孔如何放置布局

2. 将过孔参数于菜单栏的放置 – 过孔选项之中，设置成直径为0.3mm ，且孔环大于0.15mm ，每间隔不超过2cm放置过孔即可。实操存在两种可选方案，于测试研发阶段可多放置几个以调整密集度来测试效果之情形，在量产阶段则于时钟信号以及高频走线旁并优先于关键位置预留过孔即可。场景取舍的逻辑清晰明了，研发阶段优先谋取稳妥之态势，控本阶段则压缩耗材之状况。

注意，新手要避开这样的坑，常常会存在焊盘变形以及过孔虚焊这方面状况，其根源在于批量放置的时候，没有留意到过孔撞到了表层走线，或者是过孔密度过高，利用软件自带的铺铜检查功能去扫描一遍点位，然后把有冲突的点位稍微挪动几毫米进行布局，这样就能快速将问题解决掉。

差分布线如何对齐相位调整

3. 选择执行位于菜单里的交互式差分对布线命令，按下Tab键从而调出设置面板来，把误差容错从设置默认的5mil调整为2mil，在走完线之后藉由测量功能拉取两组差分走线的相位差来确认误差超差数值大小，不断重复地进行微调走线绕线的弧度直至误差数值达到标准要求。当整套设置全部完成之后便能够避免高速usb信号由于相位不对而甩出干扰的问题出现的情况啦。所对应的高频完整报错，乃是成品板在进行测试时，传导干扰于30M上下频点超出国家GB9254标准3db多的状况，依据对着这个步骤去捋一遍的方式，找出走线相位偏差过大的干扰源所在位置，通过调整两个到三个偏差点位重新打板的操作，基本能够让结果一次过测试。

新人需防踩坑，不少人常错以为，在进行走差分布线时，完成两个端口的对齐后，相位便会自发实现对齐，却对出现的偏差未加留意，于检查期间，偶尔会碰到这样的现象，即其中有的线多绕了两次，属于那种并无实效的蛇形线所作的徒增麻烦行动，此时，直接将错位的线段删除，依照规则重新进行布线，如此便可修正过来。

也得讲不存在所有方案都能一概适用的情形，对于3ghz以上的毫米波特殊行业电路而言，这套操作规范并不太具通用性，针对这一场景，直接去寻找多层空屏蔽壳来施行局部金属屏蔽从而实现，便能够填补缺口。你在日常开展PCB EMC整改时，所遭遇的难解决的奇怪干扰处于在哪一类频点区间呢？欢迎在评论区留言分享你的相应情况，同时也别忘记点赞，进而把这份实操参考转交给身边从事同方向设计的工程师。