实测Altium Designer 24.5的是本人，在DDR3等长绕线时，踩过数据线与地址线组内误差没锁死这样坑，新手按照下面步骤一步步进行操作，就能够轻松避开这类常见问题。 原理……
实测Altium Designer 24.5的是本人，在DDR3等长绕线时，踩过数据线与地址线组内误差没锁死这样坑，新手按照下面步骤一步步进行操作，就能够轻松避开这类常见问题。
原理图导网表前先做这一步
展开原理图，去执行菜单栏之中的工程，进而选择工程选项。于“错误报告”选项卡里面，将有关“浮动网络标签”以及“重复位号”的报告模式，从被设定的“警告”直接转变为错误。完成设置之后不要匆忙去编译，首先点击“确定”以退出，接着按下C、T快捷键来重新编译整个工程。
【新手避坑】
好多人径直编译便去导网表，致使PCB里出现一堆飞线错乱的状况。常见的报错情形是“Unknown Pin”或者元件飞走了。其核心缘由在于原理图里存在隐藏的未连接网络或者位号重复，而软件默认仅仅给出警告并不予以阻止。即刻迅速处理：依照上述修改完成设置之后，查看“消息”面板，双击任意一项呈现红色的错误内容，系统便会自动在页面上定位到原理图，将重复出现的位号予以更改，或者把处于悬空状态的网络标签连接起来便可达成。
PCB布局的黄金走线层分配
于PCB界面之中，按下D键，再按下R键，以此打开规则设置。寻得处于“Routing”之下的“Routing Layers”。针对那种有着四层结构的板子，将其最上面的一层也就是顶层（Top Layer）设定为可供所有信号线使用，而把处于最下面的底层（Bottom Layer）规定为仅仅只准许放置少量的器件以及地线，至于中间的那两层则固定为 GND 和 POWER。重要的参数在于，顶层走线所占据的比例，一定要被控制在百分之七十五以内，进而为底层留出没有任何缺失且完整的参考平面。
【新手避坑】
因为布线需要便利，所以有人将信号线随意打孔并穿到中间层，然而当板子制作完成回来后，却发现信号质量欠佳。通常出现的报错情况是高速信号眼图测试未通过。其核心致因在于信号跨越了分割区域，并且中间电源层并非完整的平面形态。快速解决的办法是：倘若不小心出现了这种布线情况，那就一定要在信号线旁边紧密挨着添加一个 0.1uF 的缝合电容，以此为信号提供最为简短的回流路径。
等长绕线的参数锁死与误差控制
执行 布线 -> 网络等长调节，快捷键 U，R。先行选中DDR3的数据组，也就是DQ0至DQ7，于属性面板之中将最大长度设定为1200mil，最为关键之处在于把误差设定为5mil。这个5mil并非随意确定的，它乃是依据DDR3 – 1600的时序裕量反过来推导得出的最优建议值，一旦超出这个误差，在高温状况下时序便易于发生飘移。
【新手避坑】
不断高频出现的完整报错是，在绕线完成之后去运行DRC时，出现了“Un-Routed Net Constraint”的报错情况，并且提示有某一根线的长度是不匹配的。而一站式的解决流程是，首先要去检查是不是在设置规则的时候，把地址线以及数据线混合在了一起。首先，开启规则（D，R），寻觅那个被称作“Length”的规则，去证实你所设的对象乃是像 InComponent(‘U1’) 以及 InNetClass(‘DDR_DATA’) 这般精准确凿的集合。首先是第二步，要是规则不存在错误的情形，那就运用报告，接着去测量距离，然后手动拉动一下那根出现报错状况的线，进而查看软件所识别到的实际长度会不会受到过孔或者泪滴的干扰呢。其次是第三步，将绕线予以取消，再次运用交互式布线把这段线推平，之后再度执行绕线操作，一般而言这样便能清除这个虚假的报错了。
在这里给出了两种用于实操的方案对比，方案A，采用蛇形绕线，其优点在于能够节省空间，适用于板子尺寸处于紧张状态的情形，方案B，运用Trombone（长号）式绕线，其优点是信号反射会更小，适用于DDR走线长度超过1500mil的长链路，取舍的逻辑非常简单，倘若板子空间足够就采用B，要是不够便采用A。
此方法着重面向常规FR4板材，以及四层及逾四层的DDR3/DDR4布局情形。要是你的板子属于两层板，并且不存在完整平面，强行去做等长，其意义颇为有限。可供替代的方案乃是直接采购预绕线的DDR内存条插槽模块，将其视作一个独立子卡加以处理，借助FPC排线连接主板，如此能够显著削减设计难度。
第一轮DDR绕线，导致翻车的原因，是规则设置未锁定，还是跨分割忘记加电容呢？请在评论区分享你的翻车发生过程。
微信扫一扫 
