实测Altium Designer 24.0.1的是我,我踩过因分隔带太窄致使12V与3.3V短路从而烧板的坑,新手只要跟着步骤一步步去操作,便能够轻松避开这类常见问题。 步骤1 进入内电层……
实测Altium Designer 24.0.1的是我,我踩过因分隔带太窄致使12V与3.3V短路从而烧板的坑,新手只要跟着步骤一步步去操作,便能够轻松避开这类常见问题。
操作的路径是:在PCB界面当中,去到右下角的Panels那里,接着进入View Configurations,然后勾选内电层,比如说Internal Plane 1,随后点击Active Route,再选择Place,进而选择Line。参数的设置是:线宽为15mil,利用Keep-Out层去绘制闭合的轮廓,以此把不同的电源区域完完全全地隔开。
规避新手常遇问题,铺铜之后出现DRC给出提示为“Short Circuit Between Nets”的报错现象,出错缘由是隔离带宽度小于板厂最小蚀刻能力,一般是8mil如此,并且在电压差大的时候铜箔残留致使微短路发生,解决办法是将隔离带最小值设置成15mil,对于高压差,像24V与1.8V这种情况要加宽到20mil。
步骤2 为分割区域指定独立电源网络
操作的路径是,先双击被分割之后的铜皮区域,接着会弹出Properties面板,然后在Net栏那里进行下拉,从中选择对应的网络,像VCC_12V或者VDD_3V3这样的,之后点击Apply,再按下快捷键T+G+A从而重新铺铜。一定要保证每一块区域都独立地去分配网络。
新手需避坑,报错现象是铺铜完成后区域却不显示铜皮,仅剩下边框。出错原因在于未分配网络或者网络名拼写有误。快速解决办法是,打开PCB面板,选择Nets,检查高亮网络是否覆盖整个分割区,要是不覆盖,那就重新画边框并指定正确的网络名。
关键参数推荐值:隔离带宽度15mil
原因是,在常规的FR – 4板卡之中,当铜厚为1oz的时候,板厂所做出的保证是,最小线距为6mil,然而电源分割是涉及不同电压平面的,针对这个情况,15mil是能够承受50V以内压差且不存在击穿风险的,与此同时,还要为过孔以及走线留出一定余量,经过实际测量,压降小于1%。
两种实操方案对比
方案A:进行单点连接,此连接是在分割带中间跨接0Ω电阻或者磁珠,这种方式适用于模拟与数字电源需要隔离噪声的场景,这样做能够阻断高频串扰。
方案B,呈现出完全分离且无连接的状态,这种状态适用于完全独立供电的情形,像是电池与USB供电进行切换的状况,在此种状况下无需任何跨接。
取与舍呈现的逻辑是,对于噪声敏感类型的情况,要选择方案A;而在空间受到限制并且电压差异大的情形下,要选取方案B,不过一定要确保返回地平面是完整的。
高频完整报错一站式解决
报错的信息是,Altium DRC发出了“Un-Routed Net Constraint (VCC_5V)”这样的提示。
完整解决流程:
1. 把DRC在线检查关掉(通过快捷键T加上P ,先后进入PCB Editor ,再进入General ,将Online DRC的勾选取消)。
2. 转至单层样式(Shift+S),仅呈现电源层面,凭借手动方式核查分割边界是否封闭。
3. 察觉边框处存在0.3mm的缺口,运用Place Line进行补全操作,随后重新开展网络分配工作。
4. 强制重铺全部铜皮,通过按T、G、A组合键来进行,之后开启DRC在线检查,也就是要重新勾选Online DRC。
5. 进行运行操作,经由Tools指向Design Rule Check,随后勾选“Un-Routed Net”,在运行之后报错状况得以消失。
这个方法不适用哪些场景
倘若你所拥有的板子层数多于8层,并且其内部存在高速差分线,像是PCIe 4.0这种,它跨越了分割带的边缘,那么上述提及的分割方式将会对回流路径造成破坏,进而致使信号眼图出现塌陷的情况。有一种简易的替代方案是,要让电源层维持完整不进行分割,转而采用表层的局部电源岛,再加上多个过孔连接到内电层,并且使用磁珠来做单点连接。
你认为自身于电源分割之际最为头疼的报错是哪一类呢,欢迎于评论区予以分享,点赞数量超过100我便会再度撰写一篇有关高速信号跨分割的完整实战教程。
微信扫一扫
还没有评论呢,快来抢沙发~