PCB设计流程详细步骤，新手照着做一遍就成功

实测Altium Designer 24.0.1的是本人，踩过因不规则多边形铺铜致使DRC报错这个坑，新手只要跟着步骤一步步去操作，便能够轻松避免这类常见问题。

第一步 创建板框与层叠设置

将PCB文件打开之后，首先借助Place→Line命令去绘制封闭板框这一操作，且必须要在Mechanical 1层展开。针对板框那些拐角的地方，运用Shift + 空格把走线模式切换成弧形，进而设置倒角半径为2.5mm。紧接着，依照D→K的顺序进入层叠管理器，随后点击Insert Layer来添加内层。关键参数的最优推荐数值是，对于6层板而言，把TOP/BOTTOM基铜设置成1.5 oz，其缘由在于，在进行高密度布线时，若采用1oz铜皮，温升速度会过快，要是采用2oz，加工费用会增加40%，并且线宽控制会存在困难，而1.5oz能够在散热以及成本之间达成最佳的平衡。

如下是新手需注重避开的坑，存在常见报错为“板框未闭合”，其具体表现乃是在 3D 视图状态下板边出现断裂情况，导致出错的一个重要原因表明是在进行画板框这项操作时起点与终点并未达成重合状态，针对此状况所给出的解决办法是，双击任意板框线段，于弹窗之中勾选 Closed 选项，如此的话系统便会自动将边界闭合起来。

第二步 差分对与等长规则设置

针对于USB 2.0这类高速信号，首先要用步骤选中网络，而后按照P→D操作来创建差分对。在规则向导这个操作里找到Routing→Differential Pairs Routing这个选项，把其中的线宽设定给予为0.15mm，并且让两者之间的间距始终维持在0.2mm。对两种实操方案予以对比，方案A运用Accordion模式，此模式适合紧凑板卡，然而该模式占用空间比较大。方案B采用Trombone模式，这种模式下走线延伸得更长，不过其信号反射较小。对于小批量无线产品而言，优先选择方案B，而消费电子则优先选用方案A，依据是如此能够节省面积。

【新手需防入坑】，呈现出的状况是，线长已然完成匹配，然而眼图却依旧塌陷，其缘由一般来讲是，差分对内两条线路的耦合区域并非一致。应对的解决方式为，要保证等长补偿点设定在临近末端焊盘的地方，防止在走线途中来回进行补线。

第三步 铺铜与散热处理

在框选完整板而后，按P这一按键，接着按G，调出铺铜管理器，填充模式必须要选Solid模式（若是选Hatched模式就会出现漏铜的情况），把网络指定成GND这个网络，并要将Remove Dead Copper这个选项打勾。在连接方式这方面：将普通信号过孔设定成十字连接，其通道宽度是15mil；对于关键散热焊盘采用全连接的方式。在进行铺铜以前，要先于Tools→Polygon Pours→Shelve里暂存已有的铜皮，当点击Repour All之后，要留意观察动态铜皮是不是出现裂缝。在出现报错“Polygon cannot be fractured”时，高频完整报错流程是这样的，首先第一步要去检查板框是不是存在0.5mil级别的微短线头，排查方式是利用Reports→Measure Primitives进行逐段排查，接着第二步把规则里的Arc Approximation从0.5mil调整为1mil，最后第三步执行Design→Board Options→Rebuild来强制重构数据库。

铺铜之后，出现了大面积的孤立死铜，出现了报错“Un-Routed Net”，其中的原因是过孔阵列间隙过大进而产生了孤岛，解决的方法是在Via规则里勾选Apply To Polygon With Same Net，同时设置最小过孔间距为1.2mm。

在Altium Designer 24版本中，上述的那些操作获得了验证通过，然而，针对于超高速数字方面（也就是≥10GHz SerDes这种情况）或者射频微波电路而言，这样的方法就不再能够适用了。替代的方案是，需要去调用SI/PI模块的场解算器来进行精细建模，或者，使用ADS展开电磁仿真。你在进行手工绕等长的时候，有没有碰到过那种明明这个工具显示是合格的但实际投入量产后报废的概率飙升得很高的奇怪事情？把评论区扒出来一起做拆解好。