本人实际测试了Altium Designer 23.8.1,因踩了规则没设全的坑,致使打板回来出现一堆短路开路情况,新手只要跟着步骤一步步去操作,便能够轻松躲开这类常见问题。 步骤1……
本人实际测试了Altium Designer 23.8.1,因踩了规则没设全的坑,致使打板回来出现一堆短路开路情况,新手只要跟着步骤一步步去操作,便能够轻松躲开这类常见问题。
步骤1 设置线宽规则 操作路径Design→Rules→Routing→Width
把鼠标移动进去Width,用右键的方式去新建出一条规则,将其命名设定成“Power_Width”。把最小的线宽数值填入0.3mm,将首选的线宽数值填成0.5mm,把最大的线宽数值填为0.8mm。接着再去建立第二个规则并且命名为“Signal_Width”,最小线宽是0.15mm,首选线宽为0.2mm,最大线宽是0.25mm。要留意优先级,把Power_Width拖动到Signal_Width的上方。
刚接触的人要避开误区的话,常见的报错情况是,DRC检测给出了相关提示,提示内容是“Clearance Constraint Violation”,而其核心的原因是,没能对电源线以及信号线在宽度方面的要求作出区分,解决的办法是,去检查规则的优先级,在这里电源线的宽度要求要高于信号线,不然的话,默认的情况就是全部按照细线来走,要是电流过大的话,直接就会把板子烧坏了。
步骤2 设置间距规则 操作路径Design→Rules→Electrical→Clearance
创建一个名为“Default_Clearance”的新建规则,将整个板子的最小间距设定成0.2mm。接着再构建一个“HighVoltage_Clearance”,运用查询语句InNet(‘VCC’) OR InNet(‘GND’),把间距强行设定为0.4mm。最终在规则优先级当中把高压规则拉至最顶端。
【新手防坑】好多人忘掉对电源网络专门去设置间距,致使电源线同别的线挨得太近,经过波峰焊之后出现连锡短路情况。核心出现错误的缘由是系统默认的全局间距是一样的。迅速解决的办法为:运用查询语句精准地锁定电源网络,给它们分别加大间距。
步骤3 设置过孔规则 操作Path:Design→Rules→Routing→Routing Via Style
新建一个被命名为“Via_Default”的规则,将其中过孔直径设定为0.6mm,孔内径设定为0.3mm。然后再创建一个称为“Via_Power”的规则,指定其直径为1.0mm,孔内径为0.5mm,并应用到电源网络。对于关键参数的最优推荐值是,过孔孔内径为0.3mm,其理由在于要兼顾加工成本和通流能力,若低于0.3mm多数PCB厂会加收费用,要是高于0.5mm则会占地方且小电流时用不上。
有新手需要避开的坑,报错 “Hole Size too Large” 这种情况是很常见的,还有报错 “Broken Net” 也是很常见的。出现错误是有原因的,过孔的内径超过了板厂工艺的上限,对于常规 1.6mm 板厚来说,最多是 0.8mm 内径。解决的办法是,要把过孔内径降低到 0.5mm 以内,与此同时,还要检查过孔是不是落在焊盘上从而导致出现碎片铜皮。
对于两种实操方案进行对比,手动拉线这种方式适用于低速数字板以及小批量的情况,它能够对走形做到完全控制,然而却比较耗时;自动布线这种方式适用于高密度消费电子,它能够节省时间,不过需要预先配好所有规则。要是产品开发需要赶进度,那就采用自动布线,要是用于学习练手或者维修板子,那就采用手动拉线。
高频率地出现完整的报错内容:“未布线网络约束”,有一种能够一步到位解决问题的流程:开启Reports这份文件,进而找到Board Information这项内容,接着选择Report这个选项,勾选Routing Information这一项,查看一下究竟是哪几个网络处于没有连接上的状态之情况下,随后切换到View这个界面,再找到Connections这个板块,选择Show All这个功能,将尚未连接的网络置于高亮显示的状态。凭手动方式去补画一条线,或者重新进行铺铜操作,之后运行Tools→Design Rule Check,一直到绿勾显现出来。
这套方法,不适用于射频微波电路,也不适用于柔性FPC板,这是因为,射频对于阻抗匹配,有着连续线宽的要求,而FPC,需要额外的补强板以及泪滴焊盘。存在简易替代方案,对于射频板,直接运用厂商所提供的阻抗计算器来设定线宽,对于FPC板,将过孔内径加大到0.4mm,并且添加泪滴。
问你最后一回:你去调试规则之际,是对于间距报错更觉头疼,还是过孔报错更让你头疼?在评论区分享一下你的翻车状况经历,点赞数量超过一百的话,我就继续写阻抗匹配实战教程。
微信扫一扫
还没有评论呢,快来抢沙发~