PCB设计流程实测 新手照着做不踩坑

切实经过本人实际测试的Altium Designer 22.6，遭遇过原理图同步之后网络出现丢失这种极为严重的问题，初涉此领域的新手只要依照操作步骤一项一项逐步去做，便能够较为轻易地躲开这类十分常见的相关问题。如今直接呈现实实在在的干货内容，全部都是实际操作过程中记录下来的笔记。

第一步 原理图编译与封装检查

操作的途径是，在工程面板之处进行右键点击，接着前往工程选项那里，然后找到Error Reporting，通过菜单去点击工程，之后执行Validate PCB Project，最后再去点击编译工程的按钮。参数设定情况如下，要把“Floating Net Labels”的报错类别转变为Fatal Error ，关键参数的最优推荐数值是，阻抗控制线的宽度设置成5mil ，原因在于在FR4板材且铜厚为1oz的状况下恰好能与50欧姆阻抗相匹配，要是过高或者过低都会致使信号出现反射。

【新手避坑】

“Unknown Pin”这种常见的报错情况出现了，其缘由在于封装的名称与库里实际存在的名称并不一致。解决的办法是这样的：双击元件从而打开属性，接着把封装库的路径重新指定为Your_Lib.PcbLib，随后再进行重新编译。

第二步 板框定义与层叠设置

操作的路径是，菜单进行设计，然后到板层叠管理器那里，接着点击添加层按钮，进而设为四层板。参数有，顶层信号，还有内电层GND，以及内电层PWR，另外是底层信号，每层的介质厚度是填0.2mm。这里给出两下实操方案的对比，手动布线适宜高频敏感信号，像是时钟线那种，自动布线适宜数字总线，比如地址线那样的。对于取舍的逻辑而言，小批量的那种原型板，必须要通过手动的方式，才能够保证其性能，而大批量并且简单的板，是可以借助自动使之缩短工时的。

【新手避坑】

出现报错“Layer stack violation”，其核心缘由在于层厚未填写或者填写为0。有一站式的解决办法：先进入层叠管理器，接着把每一层的Dielectric厚度修改成0.2mm，随后点击OK进行重新生成。

第三步 布线规则与DRC检查

操作的路径是，菜单进行设计，然后到规则选项，接着右键点击新建规则，参数做设置，线宽方面最小为5mil、最大到20mil、首选的是10mil。间距规则设定成6mil。当高频完整报错“Un-Routed Net Constraint”情况出现时，产生的原因源自于网络表没有被百分之百导入。全乎的解决流程是，回到原理图那儿，点击设计这个选项之后，选择导入更改，把全部变更勾选上，去执行更新操作，然后再跑DRC就可以让其消失了。

【新手避坑】

“DRC”出现报错显示为“Clearance violation”，其解决办法是，进入规则，接着进入“Electrical”，再进入“Clearance”，把最小值从默认的4mil更改成6mil，随后点击应用。要是依旧报错，那就检查是不是存在孤岛铜皮，运用菜单工具，选择取消布线，进行全部清除之后再重新尝试。

此方法不适用于那种线宽小于3mil的高密度HDI板，也不适用于柔性板，替代的方案是，对于HDI板要改用微孔加上任意层互连的设计规则，且柔性板得换成覆盖膜开窗以及动态铜箔专用工艺参数。你在实际布板的时候，最经常卡在其中哪一步呢？欢迎在评论区分享经验，点赞收藏别迷路。