PCB画板必看！实测Altium差分对阻抗匹配与等长绕线避坑指南

实实在在由本人亲测Altium Designer 22.6，遭遇过差分对阻抗匹配计算出现偏差不准确的状况，还碰到等长绕线进行到一半之时软件突然卡死的状况，新手只要依照步骤一点儿一点儿逐步操作，便能够轻轻松松地躲开这类常见的问题。

1 规则管理器设置差分对及线宽线距

启用Design菜单，进入Rules区域，于High Speed类别之中寻觅Differential Pairs Routing。创建新规则，将Primary Gap设定为0.152mm，把Primary Width设置成0.203mm。此参数乃是结合1.6mm板厚、FR4材质、阻抗90Ω运算得出的最佳推荐数值。设置理由在于，在这个参数的情况之下，差分线所具有的耦合度能够确保信号完整性得以保证，与此同时，还能够满足常规板厂蚀刻工艺所达到的极限范围。

对于新手而言需避开的坑，当其出现报错状况时，呈现出来的现象是，在进行DRC检查这个过程中，会不停地疯狂给出提示，提示内容为“Min Gap Violation”。而导致此种情况出现的原因在哪里呢，原因在于，大多数的人，忘记了在Clearance规则里面，专门单独地为这一组差分对，去设置其与周围铜皮之间的距离，最终致使系统依循着一种默认的方式，按照全局设定的0.254mm的间距来进行检查。解决的办法呢，是返回到Clearance规则那里，去新建出一个规则，把Where The First Object Matches这个设置成“All”，第二对象设定为“InNetClass（Differential Pairs）”，然后将间距强行改变为0.152mm。

2 等长绕线操作与两种补偿方案

变更至交互式布线模式，通过按Ctrl+H来选取需要进行等长处理的差分对网络。接着执行Tools Interactive Length Tuning，其快捷键为U+R。随后进入Tab键属性菜单，于Target Length栏勾选“From Rules”，如此软件便会自动抓取最长的那根线当作目标值。就空间较为充裕的板子而言，选用Accordion绕法（蛇形弯）是适宜低速且大空间状况的，要是板子密度高，那就换成Trombone绕法（伸缩式），这种绕法占用空间更小，并且高频损耗更低。

新手要避开的坑是，常见的报错情况为，在绕线的过程当中，出现了“Loop not closed”，或者软件直接就卡死，没有任何响应。其核心原因在于，当前的线宽太粗，或者绕线振幅设置，超过了实际能够进行布线的区域。快速的解决办法是，按下Tab键进入属性页面，把Max Amplitude设置为0.5mm，将Min Amplitude设置为0.3mm，同时勾选“Limit Length”，以此来防止绕线超出板框的边界。

3 DRC检查完整报错一站式解决

开展那个Tools Design Rule Check操作，将全部选项都勾选起来，而后点击Run。要是碰到报错显示“Un-Routed Net Constraint”，并且其数量特别庞大众多，那就不要着急忙慌地去进行手工连线操作。返回PCB面板，挑选“Unrouted”网络， 使用Auto Route All功能，于Situs Routing Strategies里取消勾选“Consider Existing Routes”，使软件智慧填充余留的飞线，整个过程仅需2分钟。

针对新手的避坑提示，高频完整的报错“Short – Circuit Constraint”所指的是不同网络之间的铜皮粘连情况。出现这个类别的报错，原因在于当你进行对Room或者复用模块的复制工作时，所附带的Polygon Pour操作致使原本应该处于隔离状态的区域被灌铜填充了。具有一站式特性的解决流程是这样的：首先，要按住Shift与S组合键，以单层模式去观察与之对应的那一层，接着，利用Place Slice Polygon Pour这个工具，在出现报错的位置画一条线，以此来将铜皮切开，随后，选中经过切割之后的异常铜皮，按下Del键进行删除操作，最后，再次选中原来有的铺铜，通过右键选择“Repour”便可达成。

于Altium Designer 22版本经受实测呈现有效之状，然而倘若你所运用的是PADS Logic或者Cadence Allegro，菜单路径以及规则编辑器的层级逻辑全然各异，建议径直切换至AD22版本参照本文予以操作。你于手动绕线之际，是惯于先行运用绕线尺量取物理长度而后展开操作，还是全然凭借眼睛目测依靠手感行进呢？