自己实际测试了Altium Designer 24.5，经历过因叠层胡乱设置致使阻抗计算完全偏离正确方向的情况，对于新手而言，依照步骤逐个进行操作，便能够轻易躲开这类平常会出现的……
自己实际测试了Altium Designer 24.5，经历过因叠层胡乱设置致使阻抗计算完全偏离正确方向的情况，对于新手而言，依照步骤逐个进行操作，便能够轻易躲开这类平常会出现的问题。
1 第一步 打开层叠管理器设置介质厚度
如下是操作路径，主菜单栏里有“设计”选项 ，点击可进入 “层叠管理器” ，于 “Core” 以及 “Prepreg” 列那处 ，直接通过双击厚度值来实现修改。重点在于要获取板厂真实存在的半固化片厚度参数 ，就像此次所采用的 7628型号的PP片 ，压合之后厚度直接填写 0.2mm那样。于 “铜箔” 列当中 ，把L1与L4层设置成0.5盎司 ，将L2和L3层设置为1盎司 ，把目标阻抗控制在50欧姆处。
【新手需防】于此颇为容易犯的失误乃是径直采用软件默认的厚度，实际打板归来，阻抗测量得出相差七八欧姆，核心缘由在于板厂压合之后的介质厚度与你所设计的并不契合，解决之道便是务必于画板之前，向合作板厂索要一份其常用叠层结构的参数表，并依此填写。
2 第二步 调用阻抗计算模型反推线宽
操作的行径路途是，于层叠的管理器左下方位置上，去点击那个名为“阻抗计算”的按钮。接着要挑选“单端”的模型，把参考的层选定为相邻的GND层。之后在“目标阻抗”的框那里输入50，而这个数值是射频以及高速数字电路领域共同认可的最佳匹配数值，它能够将信号反射减少到最大的限度。随后软件会自我进行反算出线宽数据，以我所处的这组参数而言所计算得出的线宽是6.2mil，建议直接将其取整成为6.2mil且不要做出更改。
在新手阶段需要避免踩坑，不少人算出的线宽带有小数，便直接采用四舍五入的方式得到整数，像7mil这样，结果致使阻抗从50欧姆一下子掉到47欧姆，关键在于忽视了线宽对阻抗存在指数级的影响，正确的做法是将算出的线宽值填入规则管理器，在制版说明里也精确标注“按此线宽控制”，以此让板厂依据图纸进行加工。
3 第三步 在规则中锁定差分对线宽线距
操作的路线是这样的：从“设计”开始，进入“规则”，再到“Routing”，然后是“Width”，在此处新建一个专门针对差分对的宽度方面的规则。对于呈现90欧姆状态的USB2.0差分线而言，去对比两种不同的方案：其中方案A是线的宽度为5mil且线与线之间的距离是4mil，而方案B是线宽4.5mil并且线距为5mil。进行取舍的逻辑情况是这样的：当板子的空间处于紧张状态的时候选择方案A（也就是线宽5mil线距4mil）会在制作上显得更好做一些，这是由于线与线之间的间距大一点的话串扰会变得更小，同时在加工过程中的良品产出率也会更高些。
【新手防坑】，这儿的高频报错为“间距约束冲突”，板厂反馈差分线对之间的铜皮距离太近以至于无法蚀刻。一站式解决流程如下：首先查看DRC报错坐标，确认是差分线间距小于厂家最小蚀刻能力（通常为4mil），接着到规则里将“Clearance”的间距值统一改成4.2mil，最后重新进行铺铜灌流就行。
这个办法经实际测试是有效果的，只是它没办法被应用于柔性电路板也就是FPC之上，原因在于柔性材料的介电常数以及介质损耗跟FR4硬板存在完全不一样的状况，要是直接去套用的话就会出现严重的问题。倘若你要进行FPC的阻抗控制，那么建议直接向板厂索要针对柔性材料的专用叠层方案，而不是自己一声不吭地去计算。
微信扫一扫 
