我亲自测试了Cadence Allegro的17.4版本,踩过那种因为平面层分割线没闭合从而致使整板出现短路情况的坑,新手依照步骤一步步去进行操作,便能够轻松躲开这类常见问题。 ……
我亲自测试了Cadence Allegro的17.4版本,踩过那种因为平面层分割线没闭合从而致使整板出现短路情况的坑,新手依照步骤一步步去进行操作,便能够轻松躲开这类常见问题。
1 创建抗流分割线
具有关键性质的操作,是一定要于Options面板之内,把Active Class选定为Anti Etch,将线宽设定成20mil。要保证抗流线的头部与尾部相互连接从而构成封闭的环形,这是用于区分不一样电源区域的物理边界。
常有报错情况为,分割之后的动态铜皮不曾自动进行避让操作,核心根源大概是抗流线并未全然闭合起来,或者线宽过于狭小。迅速解决办法是,点击Shape-Manual Void,查看抗流线端点有无连接状况,随后把线宽强行改成二十像素英寸以上,接着执行Shape-Global Dynamic Params去更新铜皮。
2 分配不同电源网络
抗流线绘制完毕之后,用左键选定其中一个单独分隔区域,之后用右键去选择_assign Net_。于弹出的Assign Net to Shape对话框当中,从网络列表里指定该区域所对应的电源网络名字,比如说VCC_ 3V3。需在操作期间,切实核实Find面板里的Shape筛选器已然被勾选,不然的话,是不能够选中区域的。
平常会出现的问题是,网络分配完成之后,区域所显示的依旧是默认的颜色,其缘由是没有对动态铜皮显示进行刷新。核心上出现错误的关键之处在于,将Shape-Global Dynamic Params里的Update to Smooth选项给忽略掉了。一定得在把所有区域都分配完毕过后,去点击那个按钮,从而强制进行重新填充,由此区域便会在瞬间展现出正确的网络颜色。
3 关键参数与报错解决
关键参数推荐把动态铜皮的动态填充模式设定成Smooth,原因在于这种模式在抗流线边界发生变化之际能够实时进行避让,防止在生成生产数据期间出现尖锐角或者未连接碎片,不提倡运用Disabled或Rough模式。一旦碰到Dynamic Shape Pending频繁报错,完整的解决步骤是这样的:首先去执行Tools-Database Check,把Purge All Caches勾选上,从而清理掉冗余的数据,接着去执行Shape-Regen,强制让所有的平面层再次进行运算填充。
新手避坑
针对方案对比来看,整层分割这种方式适用于电源种类数量少于3种的简单板,其操作速度较快然而后期修改时风险较大;局部挖空这种方式适用于高速信号板,它能够对回流路径进行精准控制。其取舍的逻辑在于,优先选择局部挖空,仅仅是除非你能够明确知晓整层分割不会引发串扰的情况。
对于HDI任意层互连的超高密度板而言,本方法并不适用,这是由于激光孔会穿透抗流线边界。替代方案是,直接在叠层管理器里,为不同电源分配独立平面层,以此从根本上杜绝分割操作。要是你的板子层数超过8层,那么你通常会挑选哪种更为稳妥的电源分配方式呢?
微信扫一扫