PCB EMI实战：3步搞定布局布线 新手必看避坑指南

经过本人实际测试Altium Designer 23.8.1后发现，曾踩过因地层分割不合理致使辐射超标30dB的陷阱，对于新手而言，只要跟着步骤一步步去进行操作，便能够轻松躲开这类常见的疑难问题哟。

1 层叠结构如何定

最优推荐作为四层板的层叠的是TOP-GND-PWR-BOTTOM ，把完整的地平面放置在紧邻顶层信号层的第二层 ，因此使得高频信号的回流路径最短 ，开启层叠管理器后 ，在“Design”菜单里选择“Layer Stack Manager” ，设置核心介电厚度为0.2mm ，铜厚为1oz ，此结构的优势为地层能够对顶层高速信号进行有效屏蔽，这样子能将EMI辐射降低至少15dB。

【新手防错】，常见的报错情形为信号跨越了进行分割操作的地平面，进而致使回流的路径被切断。其最为关键的原因在于地层被多条用于供电的线路分割成了零碎的部分。能够快速达成解决目的的方式是：在实施布局的阶段，就把处于相同电源网络的器件集中起来进行放置，使得电源分割线集中于一个特定的区域，以此来防止信号线横跨分割的地带。

2 关键信号怎么走

采用包地处理是高速时钟线所必须的。操作路径如下，先在PCB界面选中时钟线，接着进行按“Ctrl+W”调出交互式布线的操作，随后需将线宽设置为匹配阻抗的8mil。在时钟线两侧各3倍线宽也就是24mil处，要进行放置两条地线的操作，并且每隔50mil还需放置一个过孔来连接地层。时钟源端要串接22Ω电阻，如此方能有效抑制过冲和振铃。

【新手需避免入坑】常见的状况是，在进行辐射测试期间，时钟倍频点出现超出标准的情形。出现错误的缘故是，仅包裹了地线，然而却忘掉添加回流过孔，进而致使地线变成了天线。解决的办法是，包裹地线时必须每隔20至30mil就打一个地过孔，以此保证包裹的地线电位与主地保持一致，进而形成法拉第笼效果。

3 两种接地方案取舍

对于模拟数字混合电路而言，存在着两种实操的方案，方案A是单点接地，也就是把模拟地以及数字地于ADC芯片下方借助0Ω电阻予以连接，这种方案适用于信号频率低于1MHz、模拟部分对噪声极为敏感的场合，方案B是分区接地，运用割铜法将两地彻底物理分离，仅仅在电源入口处通过磁珠连接，适用于高频数字信号较多、追求成本控制的产品，选择的逻辑为，若产品需要过Class B认证，那么优先选择方案A，倘若仅满足基本功能，方案B在成本方面更为节省。

4 常见报错一站式解决

因高频辐射发射超出标准而出现报错，显示“Radiated Emissions > 40dBμV/m at 125MHz”。具备完整的解决流程：首先，运用近场探头进行扫描，从而定位到板边的一根DDR时钟线；接着，在该时钟线上串接上22Ω电阻，并且并联10pF电容直至接地；然后，于临近的电源平面增添2颗0.1μF以及0.01μF的陶瓷电容，将其直接放置在芯片电源引脚处；最后，再次运行EMC测试，辐射值降低至32dBμV/m，从而顺利通过测试。

本方法对柔性电路板也就是FPC，或者多层板层数超过12层的高密度背板场景并不适用 ，在这些场合当要进行全波分析时需要结合三维电磁仿真软件。在你的板子面临EMI整改的时候 ，最让你头疼不已的究竟是辐射超标这一情况 ，还是传导干扰这种状况呢？欢迎在评论区把你的实战经验分享出来。