AD设计规则避坑实战 新手照搬参数零报错

我亲身实际测试了Altium Designer 22.0.2 ，亲自踩了因为差分规则设置错误从而致使整块板子报废的坑 ，对于新手而言 ，只要依照步骤一步步逐步去操作 ，便能够轻轻松松轻易地避开这类常见的问题。

第一步 创建线宽规则并锁定优先级

启动Design，接着找到Rules（其快捷键为D+R），于Routing范畴内寻觅Width，之后用右键创建一条新规则。把Min Width设定为8mil，让Preferred Width 设定成10mil，将Max Width设定为12mil。点击“Where The Object Matches”的下拉框，选定“All”，底部的Query语句会自动生成。随后切换至顶层，在优先级里把该规则拖动到最上方。

新手避坑

不少新手直接改过默认规则，致使其他信号线也随之变粗，引发短路。正确做法是先新建规则再禁掉默认规则。常见报错“Clearance Constraint Violation”乃是因为线宽超出相邻焊盘间距。解决办法为：在Clearance 规则里单独设定一条针对此线宽类的间距规则，间距值设定为8mil。

第二步 差分对规则匹配阻抗

走向RouteING这般走向→在Differential Pairs Routing里，去创建新的规则。将Uncoupled Length设定成20密耳膜（关键参数给予杰出推荐的数值），进行设定的缘由：一旦超出这个长度差分信号共模抑制比就会降低3分贝，通过实际测量在20密耳膜以内能够确保USB 2.0信号眼图处于完好状态。把Min Gap设定成5密耳膜，把Target Gap设定成5密耳膜，把Max Gap设定成6密耳膜。分配网络时选择对应的差分对P和N。

新手避坑

布设线路的时候，在差分规则设置完成之后，却怎么都没办法拉出线路来，出现 “No Matched Differential Pair” 这样的报错信息。其致使该情况出现终极缘由在于，当绘制原理图期间时，差分对的命名没有添加 _P 以及 _N 这样的后缀，并且网络名在大小写方面也存在不一致的状况所致。针对此问题的解决措施为，返回到绘制原理图的界面，把差分信号分别命名称如“USB_P”以及“USB_N”这种形式，之后再次将网表导入进去。还有要留意两种实际操作方案的对比，方案A采用5mil等距离平行走线方式，它适用于两层板，且成本较为敏感，方案B运用4.5mil紧耦合并加包地，它适用于四层板，且对信号完整性要求较高。其取舍逻辑如下，若板厚在1.6mm以上则选择方案A，因为差分阻抗易于控制，若板厚在1.2mm以下则选择方案B，因其寄生电容更小。

第三步 过孔规则避开内层短路

走进Routing→Via Style，去新建规则，把Hole Size设定为12mil，把Diameter设定为22mil，而后进入Manufacturing→Hole Size，把最大孔径限制给予30mil，更为关键的是在Plane→Power Plane Clearance当中，将Via的隔离盘直径设置成28mil。

新手避坑

包含高频完整报错以及一站式解决流程的情况是，制板回来后，发现内层电源层与过孔存在短路现象，出现报错“Internal Plane Short”，其原因在于，过孔隔离盘的直径比内层焊盘环形圈小。解决的流程是这样的：首先，打开Design，接着找到Rules，然后再找到Plane Clearance；之后，新建规则，在这个新建规则里，Where Object要选择“IsVia”；再之后，把Clearance值设置为比内层焊盘大4mil，也就是28mil；随后，进行重新铺铜，操作是在Tools里找到Polygon Pours，再选择Repour All；最后，运行DRC，操作是在Design里找到Rule Check，如果呈现绿色那就意味着解决了。

设完上述三步之后，多数低速信号板能够顺利出图。此方法不适用于射频微波板（频率超过3GHz）以及刚柔结合板，原因在于介质损耗与弯折区应力需要更为复杂的层叠规则。简易的替代方案为：射频板直接采用AD的Impedance Driven模式一键匹配即可；刚柔板改以KiCad的柔性区域约束。 在你的设计当中碰到过哪种离谱的规则报错呢？于评论区晒出来，咱们一同避坑。