实测KiCad 8.0.7的本人，踩过符号库路径错乱的坑，踩过规则约束忘设的坑，同时踩过DRC报错修到崩溃的坑，新手只要跟着步骤一步步操作，就可以轻松避开这类常见问题呢。 1……
实测KiCad 8.0.7的本人，踩过符号库路径错乱的坑，踩过规则约束忘设的坑，同时踩过DRC报错修到崩溃的坑，新手只要跟着步骤一步步操作，就可以轻松避开这类常见问题呢。
1. 新建符号库与引脚配置
当我们开启KiCad主界面之后，找到那个图标如同运算放大器的“符号编辑器”并点击它，于左侧库树呈现的空白区域那儿，用右键点击，接着选择“新建库”这个选项，而后挑选保存路径，记住千万不要放置在C盘系统目录下，比较建议放置在项目文件夹的下面。在新建符号完毕以后，按下那个标有“添加引脚”的按钮，也就是快捷键为P的那个按钮，在右侧属性栏当中去设置引脚编号、引脚名称以及电类型。
那些关键的参数当中，引脚的长度是固定不变的，填写成100mil，原因在于这样的长度，在原理图里能够清晰地标注网络名，而且还不至于让元件体过度地膨胀，在跨越多页图纸的时候，进行拖拽对齐也会比较舒服些。
【新手避坑】
常见出现的报错情形为，原理图当中符号引脚无法拉出线条，又或者是引脚编号出现重复情况。其居于关键位置的理由在于，在新建库之时默认路径遭受系统给予的保护，进而致使保存遭遇失败状况，并且引脚编号存在漏输亦或是重复的问题出来。所拥有的解决办法包括，首先要去查证库文件是不是生成于自定义文件夹区域，接着以双击的方式针对符号逐个去核对引脚属性表，编号既不可以出现跳空现象也不可以出现重复现象。
2. 设计规则约束与布线参数
开启PCB编辑器，于顶部菜单栏点击“设置”接着点击“电路板设置”再点击“约束”。对于“走线宽度”以及“间隙”栏，手动键入数值。“走线宽度”填入0.1524mm（6mil），“间隙”填入0.1524mm（6mil），此乃常规FR4板材2oz铜厚、1.6mm板厚的工艺极限的数值，一旦更小，PCB厂便会增收费用。
进行两种方案的比较，一种是手动布线 ，另一种是自动布线器经由特定操作（先是“布线”，接着选择“交互式布线”）。手动布线对于电源、模拟、射频等关键信号适宜，其走线路径能够得到把控 ，然而耗费时间；自动布线器对于低速数字板在验证阶段可快速出图适用 ，不过需要预先设定好区域规则（像是DDR区域单独进行约束），不然容易绕出长环形天线。
【新手避坑】
常见出现的报错情况为，在进行 DRC 检查之时会报出“间距违规”这样的信息。其核心的原因在于，画板在中途的时候更改了约束值，然而旧的线路却没有进行更新，又或者是在铺铜的时候忘记了要重新进行灌铜操作。针对此情况的解决办法是，首先要通过“检查”选项，接着选择“设计规则检查”，然后点击“运行 DRC”来查看具体的坐标，再利用“编辑”选项里的“全局删除”功能，以此过滤出违规的线路并重新进行绘制操作，最后千万要记得执行“铺铜”选项中的“重铺所有铜箔”这一动作。
3. 封装分配与3D模型关联
于原理图界面当中，将元件选中，按下“E”键以打开属性，点击“分配PCB封装”。对常用封装诸如“SOT-23-3”展开搜索，双击进行确认。待封装分配完毕之后，转向PCB编辑器，点击“视图”，再点击“3D查看器”，要是模型有所缺失，返回“封装编辑器”，在“3D模型”栏目处点击“添加”，路径选择KiCad自带的${KICAD8_3DMODEL_DIR}/Package_TO_SOT_SMD.3dshapes。
高频完整报错：3D模型显示“未找到文件”。
一站式解决流程：
① 检查封装名是否带.kicad_mod后缀，不带就重搜；
② 将“封装编辑器”打开，对模型路径之中存在${KIPRJMOD}变量（项目本地路径）这一情况予以确认。
③ 去工具→外部插件→刷新3D模型缓存；
④ 关掉3D查看器，重新打开，模型就正常显示了。
【新手避坑】
时常出现的报错情况为：封装焊盘的编号跟原理图引脚号不相匹配。其核心缘由在于绘制原理图之际，引脚编号与封装焊盘编号存在不一致状况（举例来说，三极管的C极在封装当中为3脚，然而在原理图里标注的却是2脚）。解决的办法是：于“封装编辑器”内更改焊盘编号，或者在原理图里更改引脚号，更改完毕之后，通过“工具”→“更新PCB电路板（从原理图）”。
这个办法主要是针对KiCad原本的流程，要是你运用的是立创EDA导出的封装库直接开始绘制，那么上面第1步与第3步的库路径设置能够跳过，不过设计规则也就是第2步以及DRC检查流程是通用的，无论使用哪一个EDA工具，在出Gerber之前都建议运行一遍。
你在进行画板操作期间，有无遭遇过诸如“封装焊盘出现跑飞状况，而3D模型无论如何都不显示”这般犹如玄学一般的问题呢？请留下你的言论，讲述一下你是通过怎样的方式将其解决的。
微信扫一扫 
