技术文档 2026年06月28日
0 收藏 0 点赞 2,656 浏览 2322 个字
摘要 :

经本人实际测试, Altium Designer的23.5版本, 我曾踩入“过孔盖油致使焊接短路”以及“丝印重叠遭工厂退回”这两个极为严重的坑, 倘若新手跟随我的步骤一步步去操作, 便能够……

经本人实际测试, Altium Designer的23.5版本, 我曾踩入“过孔盖油致使焊接短路”以及“丝印重叠遭工厂退回”这两个极为严重的坑, 倘若新手跟随我的步骤一步步去操作, 便能够轻易避开此类常见问题。

第一步 打开规则检查器并设置间距约束

于AD23.5时, 点击顶部那菜单栏里的 “设计” 选项, 接着选择 “规则”, 而后弹出PCB规则以及约束编辑器。在左侧的导航栏当中寻找到 “Electrical” 选项, 再从中找到 “Clearance”, 然后右键操作新建一项规则。面对 “Where The First Object Matches”, 选中 “All”项, 此时, 于下方 “Constraints”之中, 把最小间距设定成为 0.15mm的数值。实施这一操作步骤, 其目的在于保证铜皮、走线以及焊盘相互之间不会出现挨得过于靠近的状况, 不然的话, 小工厂所使用的光绘机就会因为识别不清楚而直接导致短路现象的发生。

新手避坑

时常出现的报错情况是, 在运行DRC的期间, 出现提示称为“Clearance Constraint Violation”, 然而间距明明按照要求设置成了0.15mm。其最为关键的原因在于, 元件封装库的焊盘自身尺寸偏差程度较大, 又或者是铺铜区域与焊盘之间的间距被全局规则予以覆盖。相应的解决办法是, 于规则优先级的范畴之内, 把新建立的规则拖动到最上方的位置, 通过右键操作将“优先级”设定为1, 并且要核查封装库焊盘实际测量得到的外径, 是否比公称尺寸大出0.05mm以上。

第二步 设置丝印与阻焊的间距规则

处于规则编辑器之中, 展开 “Manufacturing” 这一项, 进而找到 “Silk To Solder Mask Clearance”, 再双击默认规则, 接着把 “Minimum Clearance” 修改为 0.1mm。然后施行 “Solder Mask Expansion”, 进行阻焊开窗的设置, 使阻焊开窗比焊盘单边增大 0.05mm。这两个参数对工厂能否直接做板有着直接影响, 若不然, 丝印压到焊盘上会被蚀刻掉, 进而致使标识缺失。

新手避坑

错误报告呈现的状况是, 在输出Gerber文件之后, 工厂方面反馈称, 丝印层跟阻焊层出现了冲突, 以至于无法进行生产。其缘由常常在于, 丝印线条的宽度过于粗大, 或者字符被放置在了焊盘的正上方。赶紧的解决方式是, 于PCB里头将全部丝印字符选中, 鼠标右键点击 “特性” , 接着在 “丝印” 那里把线宽统一弄成 0.15mm, 与此同时运行 “工具” , 再运行 “铺铜管理器” , 通过手动的方式去调整铺铜边界, 要保证不会覆盖丝印。

第三步 运行DRC并导出报告

将所有规则设置完成以后, 点击一下 “工具” 这一项, 再去点击 “设计规则检查”, 于弹出的窗口之内勾选 “在线DRC” 以及 “批处理DRC”, 接着点击 “运行DRC”。检查所得到的结果会在下方Messages面板当中列出来。当确认不存在红色错误之后, 点击路径为 “报告” 然后再点击 “设计规则检查报告” 的操作, 以此来生成一份HTML格式的文档。建议将间距、孔环、丝印阻焊这三类规则, 单独另外保存成为一个规则文件, 在后续的项目过程中直接进行导入。

【新手避坑】

出现报错的场景在于, DRC奔跑完毕后存在几十个呈现黄色的警告, 众多的人径直选择忽略, 实际上, 诸多黄色的警告乃是“孔环最小的宽度未达标”这般的情况, 工厂会直接把它按照报废的方式来进行处理, 其核心的缘由是, 过孔焊的环宽度小于0.2mm。化解途经: 于准则之中, 于 “Routing” -> “Routing Via Style” 之处, 把通孔外径设为0.6毫米, 将内径设为0.3毫米, 像这般孔环宽度便是0.15毫米, 契合多数工厂需求。

关键参数推荐与方案对比

关键点上的参数有着最优的推荐数值, 这个数值是阻焊开窗单边扩大0.05mm ,其理由在于 , 倘若扩大值过大 , 也就是在0.1mm以上的情况 , 就会致使焊盘边缘所暴露的铜皮易于发生氧化现象 , 要是过小 , 那么在进行焊接的时候 , 锡膏就不能够将焊盘完全覆盖住 , 进而造成虚焊的状况。

对于两种实操方案进行对比, 其中, 方案A是借助AD自带的规则检查器手动去设置参数, 方案B是将第三方DFM工具比如CAM350的规则模板进行导入。方案A适用于10层以下的板子, 其修改较为灵活然而容易出现漏设参数的情况 ;方案B适用于多层高密度板, 其规则较为全面不过需要进行额外的软件兼容性测试。要是项目周期比较紧并且层数较少, 那么优先选择方案A ;若是板子复杂且工厂经验丰富, 采用方案B会更加稳妥。

高频完整报错及解决流程

产生了报错情况, 报错内容为 “Solder Mask Sliver Violation”, 同时存在问题, 即阻焊桥 的宽度达不到 0.1mm。精确完整的解决流程是, 于相关标准规则当中, 在“Manufacturing”这一特定条目之下的“A”部分, 也就是“Solder Mask Sliver”子项内, 把最小宽度这个参数设定成为0.1mm , 接着启动运行DRC系统程序, 以此来查找出所有存在违规的具体位置, 随后针对于相邻焊盘间距小于0.15mm的那些引脚, 通过手动操作的方式来调整焊盘的形状, 使其变为长圆形, 或者将那些焊盘的外径缩小0.05mm , 紧接着进行重新铺铜的操作, 之后次再次启动运行DRC系统程序, 一直持续到不再出现报错为止。

不适用场景与替代方案

这个方法不适用于刚挠结合板, 这个方法也不适用于埋孔盲孔超过20层的HDI板, 因为这类板子对阻抗和叠层控制要求极高, AD自带的DFM规则无法覆盖。替代方案是直接使用华秋的在线DFM工具, 替代方案也是直接使用嘉立创的在线DFM工具, 上传Gerber文件自动检测, 能准确识别阻抗线宽是否匹配目标值, 而且免费。新手打样前一定先跑一遍这个, 比手工设规则省心很多。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4338.html

相关推荐
2026-06-28

亲自测试了Cadence 17.4这个版本, 在里面踩了无数有关设计规则设置方面的坑, 尤其是那个能让人崩溃…

2026-06-28

曾进行Altium Designer 22.0.1版本的实测, 遭遇过原理图库元件引脚编号与PCB封装焊盘编号不一致的状…

2026-06-28

我亲自测试了Allegro 17.4的版本, 遇到过因反焊盘设置不合适致使信号反射极为严重、阻抗变得不连续…

2026-06-28

实测过DDR3 1600MHz的PCB走线, 本人遭遇过因信号反射致使系统随机死机的状况, 新手依照步骤逐一操作…

2026-06-28

Cadence IC618(版本号为IC6.1.8 – 64b), 该版本本人进行了实际测试, 在升级期间遭遇了三个…

2026-06-28

经本人实际测试,在WinCC 7.5 SP2以及TIA Portal V17的环境当中, 针对Plot功能进行了相关操作, 在此…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片