PCB设计踩坑实录：这3个常见问题你肯定遇到过

我对Altium Designer 22版本经自身测试, 遭遇过电源纹波超出标准范围、信号反射导致数据包丢失、地线环路产生干扰这三种高频状况下所出现的问题, 新手依照步骤逐个进行操作, 便能够轻易躲开这类较常出现的问题。

电源纹波过大怎么解决

一回, 我拿到了第一版的板子, 电源纹波一下子就飙升到了120mV, 芯片老是复位。我排查了三天, 才找出来是去耦电容的布局出现了问题。

操作步骤一：按频率分层放置去耦电容

将PCB布局文件打开, 首先要把0.1μF陶瓷电容放置在每个电源引脚的就近位置, 其距离不得超过2mm。接着要在外围区域存放置10μF钽电容, 与IC之间的距离不能超过5mm。最后要在电源入口处放置100μF电解电容。

参数路径是, 从Place开始, 接着到Component, 然后选择Capacitor类别, 最后设置容值为0.1μF/10μF/100μF。

固定下来的参数是, 那种0.1μF的电容, 其使用用0603这样的封装形式, 并且它的耐压要求是25V；还有就是, 那种10μF的电容, 它采用3216这种封装, 其耐压为16V。

【新手避坑】

常见出现的报错情况是, 电容放置妥当之后, 电源纹波竞然反而变得更大。其核心的原因在于, 电容放置时所处位置距离电源引脚超出了3mm, 寄生电感将滤波效果给抵消掉了。解决该问题的办法是,把电容紧紧贴靠在电源过孔处, 采用最短的走线来连接 , 走线宽度不能低于0.5mm。

操作步骤二：优化电源走线宽度

选定电源网络, 右键点击选取Properties, 于Width栏录入1.2mm。针对1A以上电流的电源, 走线宽度起码2mm, 在确保过流能力之际降低回路阻抗。

【新手避坑】

常见出现的报错情况为, 规则报错给出提示表明走线过宽以至于无法通过。核心所存在的原因是, 为间距规则所形成的限制。得到的解决办法是, 在设计栏目下边的规则中选取布线规则里的宽度选项, 于此建立一条专门针对电源网络的规则, 将其进行设置, 把最小设定为0.5毫米, 首选的值设定为1.2毫米, 最大的值设定为3毫米。

我进行一个关键参数的推荐, 去耦电容距离电源引脚的最佳数值是1.5mm。存在相应理由, 在这个距离的情况下, 寄生电感被控制在1nH以内, 对于100MHz以下的噪声抑制效果是最好的。

信号反射丢包怎么处理

将第二版用于高速信号, DDR数据线运行于200MHz, 其读写出错率竟高达15%。用示波器查看, 信号上升沿竟然存在过冲以及回沟。

操作步骤三：匹配终端电阻

于信号接收之处, 将PCB Libraries予以打开之举, 把一个47Ω贴片电阻放置于信号路径当中形成串联结构之势。要是信号频率超出50MHz这个范围, 采用RC并联用于匹配之法, 所取得的电容为10pF。

参数的设置情况是这样的, 所涉及的电阻封装为0402, 其容差是1%, 要进行的操作是, 双击电阻, 接着在Properties之中将Value设置成47R。

【新手避坑】

经常出现的报错情况是, 有加了电阻之后信号幅度下降得太多。其核心的原因在于, 匹配电阻过大了。解决该问题的办法是, 换成33Ω去试试, 再者就是采用动态终端匹配, 于接收端用50Ω电阻拉到VCC/2电压。

两种方案对比：串联匹配vs并联匹配

把串联匹配用于点对点通信具有适合性, 其具备功耗低这项特性, 除此外仅能够抑制源端反射。讲并联匹配适合用作多点总线, 它有着匹配效果好的优点然而静态功耗却是大的。关于选型逻辑方面的情况是这样的: 要是信号仅仅通过一对收发器来进行传输的话呢, 那就采用串联47Ω这种方式；要是总线挂载了多个设备的情形下, 便采用并联50Ω到地的做法。

地线环路干扰怎么消除

在第三版所做的多层板当中, 模拟地与数字地并未进行分隔, ADC采样值跳动得那种样子好似心电图一般。我绘制了一块尺寸为2x3cm的环形地回路, 干扰源就在这个里面持续转动。

实操方案：分割地平面

于Altium Designer里, 借由Place → Polygon Pour Cutout去绘制一个槽, 以此将模拟地区域与数字地区域从物理层面分隔开, 槽的宽度起码为2mm, 进而在单点位置借助0Ω电阻或者磁珠把两个地连接起来。

固定下来的参数是, 磁珠要挑选为具有100Ω/100MHz特性的那种, 其额定电流是200mA。

【新手避坑】

平常会出现的报错情况是, 切割地平面之后, 信号参考路径出现了断开的状况。其核心的引发原因在于, 高速信号跨越了那分割而成的区域了。而能够采取的解决办法是, 要保证使得所有的高速信号线仅仅是在一个参考地平面范围之内进行走线, 运用换层过孔去绕过这个存在分割的区。要是必定得跨区的情形之下, 在跨区的位置安放一个1nF的跨接电容。

一个高频完整报错+解决流程

报错的情况呈现出一种现象, 即DRC报错给出了提示, 所说的是“Un – Routed Net”, 其中关于地网络部分显示出来的状况乃是未曾连接, 而在实际去进行检查的时候发现, 地线铜皮处于被切断的状态。完全解决流程如下, 第一步, 开启Design → Board Layers & Colors, 将地平面层高亮显示；第二步, 运用View → Board Planning Mode对切割边界予以检查；第三步, 于切割槽两端各自增添一个地过孔, 借助顶层走线环绕过槽；第四步, 执行一次DRC验证达标。

此种方法并非适用于所有场景: 要是板子面积小于五十乘五十毫米, 槽宽不足两毫米, 径直割地反倒会引入新的干扰。替代的方案乃是采用星型接地, 将各功能模块的独立地线于中性点进行单点汇接, 在调试的时候借助零欧姆电阻断开各支路来排查。