差分对等长绕线三步实操 精准匹配长度不报错

实测Altium Designer 21这个版本的人是我, 在进行差分对等长调节的时候, 我踩中了蛇形绕线卡顿以及长度不匹配报错这样的大坑, 新手只要跟着步骤一步步去操作, 就能够轻松躲开这类常见的问题了。

第一步 开启交互式长度调整并锁定差分对

经由开启PCB界面, 于菜单栏之中寻觅到 工具 -> 交互式长度调整, 在点击之后光标转变为十字形状, 首先选取那需要予以调节的差分对网络, 像是一对USB_D+以及USB_D-。关键的一步在于, 在右侧的Properties面板之中, 把 “目标长度” 进行固定设置, 使其成为一个具体的值, 比如说3500mil, 这是依据信号时序计算而得出的最优推荐值, 它能够确保信号延迟保持一致。在设定好了之后, 会自动弹出调整窗口。

【新手需避之坑】, 好多新手挑选了网络, 然而却没有锁定长度, 进而致使软件自动依据当前的走线长度来进行计算, 结果是越调整越混乱。报错所呈现出来的现象是长度栏显示为“N/A”, 究其原因是差分对没有被正确地识别成为“等长目标”。解决方案是: 退回到设计这条路径, 进入规则这一板块, 找到High Speed这个分类, 再找到Matched Lengths, 首先要手动去添加差分对规则, 接着进行设置, 把Tolerance设置为10mil, 之后, 再返回到第一步里面那种操作。

第二步 蛇形线绕行参数精准设置

进入到调整模式之后, 表示在PCB之上, 拖动鼠标进而生成蛇形线, 按下Tab键, 以此打开参数设置菜单, 重点去调整三个参数, 将Amplitude也就是振幅设置为15mil, 把Gap也就是间距设置为8mil, 将Style也就是样式选择为“90度拐角”, 但是需要注意, Gap必须要大于或者等于线宽的3倍, 不然的话就会导致阻抗突变。现下我所使用的乃是方案 A: 即为纯粹的 90 度绕线方式, 此方案适用于空间较为紧凑的高密度板；然而方案 B: 采用的是圆弧绕线, 虽说外貌较为美观, 可是唯有当走线空间足够充裕之时才更具优势, 之所以如此是因为其信号反射相对更小。现场在进行取舍之际所需遵循的逻辑为: 要是板子的空间处于紧张状况, 就选择 A 方案；要是追求信号的完整性, 那便选择 B 方案。

【新手需防】, 出现的报错状况为, 在绕线的中途发生了卡住情况, 并且还出现了蛇形线断开的现象, 其缘由是, 振幅以及间距的设置存在不恰当之处, 进而致使走线超出了板边, 核心的出错点在于没有预先对可用空间进行测量。解决办法为, 按下Ctrl+W取消当前段, 重新设定振幅, 使其不超过板边余量的2/3, 比如说板边宽为20mil, 那么振幅就设定为13mil。

第三步 长度匹配校验与微调

走完所有蛇形路线之后, 先别忙着去保存。要用报告中的测量长度那个工具, 选中差分对的两条线, 对比一下长度的差值。要是这个差值超过了5mil, 那就需借助推挤走线的模式, 也就是快捷键U+R, 手动去拖动一小部分蛇形线的凸起之处, 每次仅仅增加2mil, 反复进行校验, 一直到差值变为0。一个在频率方面呈现为高频状态, 且具备完整性特征, 会出现报错情况的现象: 在运行DRC这个操作之后, 发出了一个名为“Length Violation”的报错信息, 其产生的缘由常常是差分对没有被绑定到正确的规则之上。有这样一个一站式解决流程, 首先要打开设计，找到规则, 接着去检查Matched Lengths规则当中是不是勾选了差分对网络, 之后要重新运行工具，进行复位错误标记, 最后还要重复步骤三, 再进行一次校验。

再次着重阐释一下, 当出现DRC报错这种状况的时候, 一定不要盲目直接再次去重绕它, 而是应当、优先去核对一下那规则绑定这块是不是完整的。差分对布线这种情况下的等长调节, 其最为关键重要的就是规则需要先行一步, 不然的话, 不管你怎么去绕线, 那最终都只是白白浪费自己的精力, 空忙一场罢了。

之所以本方法不适用于DDR高速总线等长, 是由于DDR规定要同步匹配组内全部信号, 仅依靠蛇形线进行调节的话, 会把拓扑结构弄乱。针对复杂多对差分信号, 简易的替代方案是这样的: 运用布线 -> 多网络等长功能, 与此同时配合长度调谐面板进行批量处理, 如此一来效率会更高。