Allegro 16.6 电源地网络报错怎么办？三招搞定

我亲自测试了Allegro 16.6版本, 遭遇过电源地网络报错的状况, 碰到过符号不匹配的情形, 还经历过DRC到处都是的情况, 新手只要依照步骤一步步去操作, 便能够轻易避开这类常见问题。

网络定义与符号绑定避坑

将Allegro PCB Editor打开, 先不要着急去画图。第一步, 点击菜单Logic → Part Logic, 这里有很多新手直接就跳过了。关键的一步在于, 在Import Logic Type这个下拉框当中, 必须要选择Design Entry HDL, 或者是选择跟你所使用的原理图工具相对应的那种类型, 不然的话, 电源地网络根本就无法全部认出。

新手需避开的坑之中, 最为常见出现的报错便是, “ERROR: Device not found”, 其具体的原因在于, 网表里所存在的封装名字, 和库里的名字没有达成相一致的情况。解决的办法是, 前往 Setup 这项, 接着进入 User Preferences 这一项, 再进入 Paths 这一项, 然后进入 Library 这一项, 将封装库路径精确指明, 并且多进行一次检查, 留意大小写以及空格情况。

用于接着进行的第二步是负责处理电源地网络中关于符号的属性情形表现及情况状况, 是有关在Place → Power/Gnd Symbols这个范围区域范围之内区域里去进行调出电源符号库这样的行为动作, 是从中选择VCC这种规格型号规格以及GND这种规格型号为所用符号以用于相关设计工作的进展推进。至关重要的参数推荐其最优的值选: 那个电源符号选用成Power Flag所具备的类型, 然后电压这个数值设定成为3.3V或者是对应你板子实际存在的电压, 千万不要用到默认的那个0V, 不然往后边铺铜的时候就会乱掉。

报错“Symbol has different voltage”之所以出现, 是因为你之前放置的那个电源符号的电压跟现在所设置的电压并不是保持一致的这种情形, 这是新手需要避开的坑。着手开启 Display , 进而进入至 Status, 随后轻点 Design Rules Check, 接着勾选上Same Net Symbol Check, 运行全程涵盖一遍 DRC, 以此便可对错误所处位置予以精准定位。快速进行修正, 于 Edit 到 Properties 这个范围里, 实行通过批量方式来更改电压属性。

DRC设置与铺铜策略对比

一块板子上电源地网络出错，八成是DRC规则没设对。走线多、空间紧的板子选方案B，普通两层板用方案A省事。

新手要避开这个坑, 报错显示“DRC Violation: Same Net Spacing”, 这是由于相关人士设置了Same Net Spacing规则, 然而却忘记将其关闭导致的。于Spacing页面之中将那被找来的Same Net Spacing置于0之上, 或者把Ignore勾选起来, 不然的话, 同网络的对于通孔和连接线来说就会出现报错的情况。

走完线开始铺铜。在进行铺铜之前, 务必要先高高亮显电源地域网络, 通过快捷键 F5 去调出 Color Dialog , 将对应其网络的颜色给打开, 要不然, 要是铺到空着的区域上面, 你根本就不会知道的。

对于新手而言, 存在应该避免的坑, 出现报错“Shape is orphaned”这种情况, 其原因在于铺铜的时候, 边界没有闭合。检查由 Shape 进入 Select Shape or Void/Cavity, 选定铜皮查看边界线上是否存在小缺口, 若有则运用 Edit → Move 将断开点对接完成, 此为操作步骤。高频出现的完整报错内容为: “Dynamic Copper Update Failed” 这一情况, 是由于铜皮与走线出现冲突了。处理步骤是, 首先运用Delete key删除存在冲突的铜皮, 接着通过Shape这一操作选择Compose Shape来重新描绘边界, 最终借助Shape选择Update All Dynamic Shapes进行刷新, 如此便大功告成。

全板DRC要通过Display→Status跑一遍进行最终检查, 需重点关注电源地网络的间距以及连接性。此方法在Allegro 16.6和17.2上均有效, 不过不适用于旧版15.x, 原因在于界面菜单有所不同。简易的替代办法是, 直接去安装更高版本的Allegro, 运用其自带的Constraint Manager模板, 以此省去手动设置规则所带来的麻烦。