技术文档 2026年05月31日
0 收藏 0 点赞 2,577 浏览 2069 个字
摘要 :

自己实际测试了Altium Designer 22.5, 经历跨过规则设置之后DRC疯狂出现报错的坑, 刚入门的新手依照步骤一步步去操作, 然后可以轻松躲开这类常见的问题。 开篇直接上手 ……

自己实际测试了Altium Designer 22.5, 经历跨过规则设置之后DRC疯狂出现报错的坑, 刚入门的新手依照步骤一步步去操作, 然后可以轻松躲开这类常见的问题。

开篇直接上手 设计规则核心配置

设计规则并非是摆在那里做做样子的物件, 它属于PCB绘制完成之后DRC检测所依据的那种类似特定规范准则的东西, 好多刚开始接触的新手在绘制完板子去运行DRC时整个界面呈现一片绿色, 其中90%的情况都是因为规则设置不正确导致的, 我是从一个遭遇失败的项目当中归纳得出了这样一套流程, 依照着去做基本上不会出现较为严重的问题。

第一步 打开规则管理器

敲点菜单栏之中的设计(Design), 而后朝着规则(Rules)去进行点击, 或者径直借助快捷键DR。界面左边呈现的是规则分类这棵树, 界面右边所展示的乃是具体参数面板。暂且不要匆忙去更改任何数值, 留意当下规则集究竟是不是同你的板子相契合。要是属于大电流板, 那默认的线宽规则必然是不够用的。

【新手需防掉坑】, 常见的报错情形是呈现这样的状况: 在将规则管理器予以打开之后, 就毫无章法地胡乱进行修改操作一番, 最终进而引发呈现规则发生冲突的情况。举例来说就是同时设定了线宽规则与差分对规则, 然而在优先级方面却没有做出相应的调试以达到适合的状态。其解决的办法是这样的: 需要在左侧的树面板之上对于规则来实施选择操作, 然后点击右键选择属性(Properties), 接下来在优先级(Priority)这个选项里面把更为严格的规则依照顺序调整朝上排列。

第二步 设置核心规则参数

将鼠标的右键, 置于名为 Routing 的下方区域里的 Width 之上, 然后从中选择新建规则, 也就是 New Rule。该组合为两层板的黄金数值, 其涉及兼顾之下的走线密度与载流能力。接着于Where The First Object Matches之中挑选Net Class, 随后点击Classes去新建一个类别, 将电源网络添加进去, 电源类设置首选线宽为0.6mm。

新手需留意避坑, 出现这样的报错现象, 在铺铜的区域那里出现了莫名的断路情况, 并且DRC报出“Clearance Constraint Violation”, 而其原因在于安全间距规则并未针对电源网络单独进行设置。于 Electrical 之中的 Clearance 那里去新建规则, 将作用范围选定为 Net Class, 然后把间距设定成 0.3 毫米(普通信号线的默认值是 0.2 毫米), 如此一来便不会与过孔产生冲突啦。

第三步 验证并导出规则

触碰左下角 Apply, 接下来跑去开展一次 DRC(快捷键为国 TD)。要是出现报错情况, 查看信息面板当中的具体坐标, 通过双击方式直接跳跃至违规点处。比如申报“Silk to Solder Mask”出现冲突, 前往 Manufacturing → Silk To Solder Mask Clearance, 将数值从0.2mm变更为0.1mm。在未出现报错情况之后, 点击对应的File这一栏位置再选择其中的→Export Rules, 进而保留一份规则文件, 在下次开启新项目的时候直接进行导入操作。

需注意新手避坑事项, 存在常见报错情况, 即导出规则之后, 下次进行导入时会发现规则并未生效, 其原因在于导出的时候没有勾选 All, 这种情况下要点击导出窗口左下角的全选, 也就是 Select All, 然后再次进行导出操作。此外, 导入之后还需检查 Net Classes 是否存在缺失状况, 要是缺失的话, 需手动补建同名类。

关键参数的最优推荐数值为, 过孔尺寸的设定是外径0.6mm,内径0.3mm , 其理由在于, 小板子的工厂工艺极限是内径0.25mm, 0.3mm用于留有余量, 以防止发生钻偏从而导致断路。

存有两种实操方案相互对比, 方案一是单独为每一根线设定规则, 其具备灵活性然而却麻烦些, 适用于仅有几条关键信号线的板子, 方案二则是借助Net Class进行分组来设定规则, 能够一次就完成一组网络的规则设定, 这适用于电源线、地线以及差分对这类呈现出批量走线情况的类别, 关于其所作的取舍逻辑是, 当信号线数量超过10条时, 便要果断采用方案二, 以此减少99%的手动修改。

高频率呈现完整报错情况: 动态规则检查报出“未布线网络约束”的提示。其缘由十分简单, 乃是网络处于未连通的状态。具备一站式解决问题的流程: 于印刷电路板面板当中选中出现报错的网络, 随后点击鼠标右键执行高亮操作, 随即查看飞线是否与实际走线相互对应。走线连上焊盘没成功的话, 借助Route → Interactive Routing手动补条线。走线断开的状况下, 放大去查看有没有细小的破碎线段, 删掉重新拉直。极少数为规则误报的情形, 检查间距规则里的作用范围有没有覆盖住这个网络。

这个方法所适用的场景是非常明晰的, 即常规的两层、四层数字信号板或者低速混合信号板。而针对于高频RF板抑或是大电流电源板而言, 这套规则是太过粗糙的。其替代方案为, 高频板单独设定阻抗匹配规则, 大电流板依照3A/mm标准来计算线宽, 在铺铜的时候开设散热窗。要是实在拿不准的话, 那就去找工厂的DFM审核规则包, 直接导入他们的模板是最为省事的了。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4075.html

相关推荐
2026-07-10

我亲自实测了那款Altium Designer 22.0 , 遭遇过网表导入之后过孔尺寸变得杂乱无章、手动去修改花费…

2026-07-10

本人实际测试了Cadence Virtuoso 6.1.7, 经历过DRC报错率高达40%的那般具体实际操作时所碰到的难点,…

2026-07-10

经本人实际测试Cadence Allegro 17.4, 在信号完整性设置以及约束管理器映射方面踩过坑, 新手紧跟步…

2026-07-10

在智行者IC社区技术交流里, 不少开发者常常会陷入“代码能够运行就可以”这样的误区, 然而却忽略了底…

2026-07-09

本人实际测试了Simulink R2023a, 遇到过模型编译出现死锁以及求解器发生震荡这两个在具体实际操作过…

2026-07-09

此次是经由本人亲自进行测试, 针对Altium Designer 22版本与CAM350 10.6版本相配合之情况, 在那过程…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

底层重构升级,体验全面焕新

各位硬件工程师、电子爱好者大家好! 为提供更稳定、更高效的技术交流环境,智行者IC社区现已完成全站底层重构升级。本次升级全面优化网站版面布局、提速资源加载与下载通道,同时完善社区问答、资源分享、课程学习生态,大幅提升浏览与实操体验。地址为:https://www.zxzic.com 我们始终专注PCB设计、高速电路、嵌入式硬件、IC实战技术深耕,全力打造专业、纯粹、便捷的硬件技术交流聚集地,助力每一位学习者零基础入门、实战进阶、项目落地。

点击进入 我已知晓