PCB设计新手最容易踩的坑 十个常见错误一次讲清

本人实际测量过Altium Designer 22版本，曾踩过因焊盘间距设置得太小从而致使短路的坑，踩过因电源线没有加粗进而导致烧板子的坑，踩过因差分对没有等长致使信号不稳定的坑 ，新手依照下面的步骤一点一点地去操作 ，就能够轻松避免这类常见问题。

步骤一 规划层叠结构时直接套用4层板经典堆叠

将PCB编辑器打开，进入Layer Stack Manager菜单之中，把4层板模板进行选择。顶层以及底层被设成Signal层，中间的两层被设为Plane层，GND网络以及3.3V网络分别予以分配。固定参数如下：核心绝缘层的厚度被设为0.2mm，铜厚被设为1oz，总板厚被控制在1.6mm以内。走线之际顶层走关键高速信号，底层走低频信号，电源层整片铺铜，地层完整不分割。

【新手避坑】

在进行相关操作时，常常会出现这样一种报错情况，即DDR信号跑到电源层之上，进而致使参考平面产生不连续的状况。而造成这种情况的核心原因在于，没有将电源层以及地层单独设置为Plane类型，反而是采用了Signal层加铜皮的方式。对此有一种能够快速解决的办法，那就是打开层叠管理器，接着右键点击中间两层，再从Signal类型切换成Plane类型，随后进行网络分配，如此一来走线便不会自动布到平面层。

导入结构图时忽略原点对齐

使用Import DXF命令将机械外壳外形导入后，查看原点是否与板框对齐，若不匹配，运用Edit，选择Move里的Move Selection，选中整个外形图，输入X、Y偏移值进行手动对零，关键参数为原点必须设置于板框左下角，误差需控制在0.01mm以内，此动作决定后续所有元件与走线的位置参考。

【新手避坑】

常见出现的报错情况为，导出Gerber之后，机械层同电路层出现了错位现象，其核心原因在于，导入的时候没有进行勾选Keep relative option，进而致使图元的相对位置发生了漂移，能够快速解决该问题的办法则是，重新进行导入，在Import Options窗口当中勾选这个选项，与此同时，将Reference point设置为Absolute origin。

走线时给电源线加宽到至少1mm

切换至Route模式，于规则管理器Design Rules当中寻得Width约束，关键参数推荐数值为，普通信号线取值0.25mm，电源主干线设置成1mm，大电流路径径直拉至2mm。设置缘由在于，0.25mm线宽可承载大约0.5A电流，而1mm线宽约为2A，切莫采用默认的0.25mm去铺设电源，不然上电瞬间就会烧毁。首先，操作路径是Routing，接着是Width，然后是新建规则，之后选择Net class，再将Power类型分配进去，最后把Min和Max均设定为1mm。

【新手避坑】

惯常出现的报错情况为，DRC报错呈现出线宽超出了最大值。其核心的原因在于，默认规则并未覆盖全面，而新增的规则优先级是比较低的。能够快速解决的办法是，在规则管理器里头，将新建的电源线宽规则拖拽至列表的最上边，与此同时，把默认的All规则当中的Max Width修改为10mm，以此来避免冲突。

差分对信号必须走等长蛇形线

挑选出一对差分信号，像USB_DP以及USB_DN这两个，于Properties面板当中进行Assign Differential Pair操作。针对两种实操方案展开对比，方案一是采用手动方式进行走线，这种方式适用于仅有一两对差分线的情形当中，借助Interactive Differential Pair Routing工具来绘制，要留意走线间距必须固定为0.254mm；方案二则是运用自动布线里的Differential Pair Routing功能，此功能适合板子上存有四对以上差分线的状况，效率较高不过需要预先在Net Class里定义妥当。关于取舍的逻辑是：对于小批量样板采用手动方式，这样控制起来会更加精准；而对于批量生产则采用自动方式，能够节省工时。要点在于，完成走完操作之后，切换至Route Tuning模式，从中挑选出较长的那一条线路，按下Tab键，将目标长度设定为100mm，通过自动拉出蛇形线来补平达到等长。

【新手避坑】

常见出现的报错情况是，当蛇形线完成拉伸之后，DRC报告显示差分对内的长度差值超出了5mil等。其核心的致使原因在于，Tuning参数并未得到校准。能够快速实现解决办法的方式为，处于Route Tuning属性这个层面里，要将Amplitude设置成为0.5mm，把Gap设置成为0.3mm，而且要把Target Length设置成为较长线的长度数值状况下，再次去运行一次。

放置过孔时禁用盖油设计

在进行Via放置操作期间，以右键方式进入Properties，将Solder Mask Expansion设定为0.1mm，对Force complete tenting on top以及bottom选项进行勾选。高频出现完整报错情况：在完成上述操作之后，进行打样并拿回样品此时发现过孔位置直接无法实现焊锡附着。将完整一站式解决流程予以如下呈现：第一步，对过孔属性展开检查，以此确认Tenting选项是不是已经被勾选；第二步，要是忘记勾选了，那就回到PCB界面那里，把所有过孔选中，通过右键选择Properties，进行批量勾选作业；第三步，再度生成Gerber，在Gerber Setup窗口当中，将位于Solder Mask层里的Via选项打勾，确保阻焊覆盖得完整无缺；第四步，发送给厂家予以确认，要求按照IPC – 6012 Class 2标准来开展生产活动。

【新手避坑】

常见的报错情况是，过孔盖油之后却依旧存在露铜现象。其核心的原因在于，Gerber导出之际遗漏了过孔层。能快速解决的办法是，于Fabrication Outputs当中选择Gerber Files，在Layer列表里寻找到Solder Mask层，确认Plot mode选择的是Layers，点击Advanced，在Plot layers里将Via也勾选上。

铺铜时用十字花焊盘防散热过快

将视图切换至3D视图，把所有接地焊盘予以选中，通过右键点击选择Properties，于Thermal Relief区域当中将Connecting Style设定成Relief Connect。关键内容为：Spoke width设置为0.3mm，Air gap设置成0.25mm。设置其所具有的理由是：直连铺铜会致使大面积铜皮出现吸热情况，在进行手工焊接时焊盘不会出现化锡现象；十字花焊盘留出间隙，这样烙铁加热才能够足够快。操作途径是，Design Rules ，然后Plane ，接着是Polygon Connect Style ，在此基础上新建规则，将应用的对象选定为GND网络，把样式设置成Relief。

【新手避坑】

常见出现的报错情况是，铺铜之后DRC报告显示焊盘与铜皮的间距不够充足。至于其核心根本原因可在于，并没有针对焊盘单独去设置间距方面的规则。能够快速达到解决相关问题的办法是，在Design Rules当中先行新建一个Clearance此类特定的规则，并且设定其取值为0.2毫米之数，将所选的应用这个规则的对象确定为所有All Pads，把该规则的优先级进行提高调整，并以此确证和铜皮存在的间距能够达到标准要求。

本文所采用的方法，并不适用于射频板或者毫米波电路设计，这是由于射频对于过孔寄生参数以及铜皮连续性的要求更为严格，十字花焊盘会致使额外电感被引入。其替代方案为，直接使用全铺铜加上微过孔阵列，并借助仿真软件进行调优。此外，对于超过12层的服务器主板而言，本文的4层板堆叠建议已不再适用，建议改用埋盲孔工艺并且参考厂家设计手册。