Cadence约束规则设置 实测三步避开所有坑

亲测Cadence 17.4，遭遇过在 约束管理器里设置了线宽规则却怎么都无法生效的状况，新手依照下面的步骤逐一进行操作，便可轻易躲开这类常见问题。

1 打开Constraint Manager设置物理规则

菜谱途径是这样的步奏：先点击Setup，接着按下Constraints，之后再选择一下Constraint Manager路径。在Physical Constraint Set这一栏当中，去创建一个规则，这个规则的名字是“POWER_6mil”，把Default Line Width参数修改为6mil，Min Line Width这个输入框里面填的也是6mil。然后打开Nets工作表，找到VCC和GND网络并选中，点击右键选择Assign to Set，再选择刚刚建立好的那个规则。

针对新手需要避开的坑情况，常见出现的报错呈现为“DRC error: Line width mismatch”。之所以会出现这样错误的缘由在于，你仅仅是对规则的名字做了更改，然而却并没有将对应的网络切实地绑定上去。快速进行解决的办法是，在Constraint Manager左侧的导航栏之中的情况下，点开Nets → Physical，查看Assigned Constraint Set那一列是否为空的状态，手动进行下拉选择就可以了。

2 设置Spacing间距规则并开启在线DRC

依然是于Constraint Manager之中，进行切换，使之变为Spacing工作表。创建一个名为“8mil_Spacing”的规则，将Line to Line、Line to Shape、Shape to Shape这三项统统设定为8mil。重点参数最佳推举数值便是8mil，其缘由在于照常规FR4板材1oz铜厚的状况下，8mil能够确保批量生产良品率而且不会对信号品质造成影响，相较于6mil更为稳定可靠，与10mil相比更节省空间。设置妥当之后返回主界面，务必要勾选Options面板当中的Online DRC开关。

新手上路需避坑的情况，常见的现象是，规则配置好了，然而走线靠得很近却不出现报绿，其核心原因在于没有开启在线DRC，很多人误以为是默认开启的。解决的办法是，除了勾选Online DRC，还需要在Display → Status里确认DRC模式并非“Disabled”。每次修改规则之后，按一下F5刷新DRC标记。

3 差分对等长匹配与相位容差设置

首先，将两根差分线选中，然后，通过右键点击进行操作，于弹出的菜单中选择Create → Differential Pair。接着，在Constraint Manager的Electrical工作表当中，去找到Diff Pair组，随后，把Static Phase Tolerance设定为5mil。对比这组存在的两种实操方案，其一为Class – Based方案，此方案适合整板批量管理，具备节省时间的特性然而不够精细；其二是Net – Based方案，该方案适合DDR、USB这类高速线，能够逐个网络进行微调却操作速度慢。必须采用Net – Based方案用于高速信号线（超过800Mbps），普通差分线使用Class – Based就足够了。

针对于新手应当提前避开的坑，关于高频重复出现报错字样展现为“Phase tolerance exceeded +1200mil”需要去完整解决的具体流程如下，首先要完成关闭推挤模式的操作，具体操作为（Route → Unrouted），之后借助名为Delay Tune的工具，也就是图标呈现为蛇形线模样的工具去手动进行绕线操作，并且在每次完成绕线工作之后，要按照Shift+R的按键方式去重置测量起点。若仍出现报错情况的话，则去执行 Tools → Database Check 这一步操作，随后勾选“Check all”以及“Repair all defects”，接着点击 OK 运行一遍，如此之下 99%的问题能够得到解决。

针对Cadence 16.6以及更早的版本而言，本方法并不适用，这是鉴于老版本的Constraint Manager菜单结构全然不同。存在替代方案，其一为运用Skill脚本去加载“set_legacy_rule.il”文件，其二是直接升级到17.4以上版本。你在实际测试的时候，还碰到过哪一种离奇的报错呢？在评论区把它发出来，我会帮你瞧瞧如何绕过。