技术文档 2026年05月3日
0 收藏 0 点赞 9 浏览 2205 个字
摘要 :

实际由本人测试Altium Designer 21.9.2,经历过原理图编译时疯狂弹出“Net has no driving source”这种状况而成了亲身体会过相关问题的人,新手依照步骤逐个进行操作,便……

实际由本人测试Altium Designer 21.9.2,经历过原理图编译时疯狂弹出“Net has no driving source”这种状况而成了亲身体会过相关问题的人,新手依照步骤逐个进行操作,便能够轻易躲开这类常见的问题。

1 配置原理图编译规则消除假错误

点开Project,进入Project Options这个设置,找寻Error Reporting标签页面。于“Violations Associated with Nets”当中,找到“Net with only one pin”这一项,将Report Mode转变为Warning。接着再去找到“Net with no driving source”,把它改成No Report。随后将“Floating net labels”设置成Warning,点击OK进行保存。

【新手需防坑】,常见出现报错 “Net has no driving source”,此情况致使编译无法通过。其核心缘由为:IC 的输入引脚没有连接驱动源(像直接连接 VCC 或者处于空着状态)。有着快速的解决办法:倘若确认该网络的确不需要驱动,那就依照上面所述设为 No Report;或者放置唯一一个 “No ERC” 符号(Place → Directives → No ERC),以此直接消除该点的报错。

2 设置差分线关键参数与规则

首先,要给网络进行命名,像是在原理图里的命名会是USB_N以及USB_P这样的形式。接着,去新建PCB,通过快捷键DR来打开规则,从中选择Routing,再选择Differential Pairs Routing,往下新建规则。对于关键参数,最优的推荐值有,线宽5mil呢,以及间距5mil。给出这样推荐值的理由是,在FR4板材有着1.6mm厚度的情况下,这样的一个数值组合所形成的阻抗是要接近50Ω的,它能够匹配多数像是USB 2.0、MIPI等等这类高速接口。按照操作的路径而言,是从设计开始,进而到类,再到差分对类,接着要添加网络对,之后把Min Width设定成5mil,Preferred Width为5mil,Max Width是6mil,间隙也是以同样的5mil来处置。

面对新手需警惕避开坑洼之处,存在两种常见报错情况,其一为“差分对未配对”,其二是“No differential pairs defined”。其产生的缘由在于,在原理图里网络命名缺失_N以及_P后缀,又或者是大小写出现了错误。而解决的办法是,先右键接触项目打开其界面,接着找到工程选项并点击进入,在其中勾选“自动生成差分对”;要是这样做之后依旧无法解决问题,那么只好手动操作,在PCB的差分对编辑器当中点击“添加”选项,随后输入两个网络名。

3 电源线宽两种方案对比与选择

方案A:统一采用0.5mm线宽,此线宽约为20mil。方案B:按照1A电流对应1mm线宽来计算,其中10mil大约等同于0.25A。取舍的逻辑是:对于低压数字信号板,像STM32核心板这类,要选择方案A,这样做省事,而且能够满足多数信号的载流需求;而对于功率板,也就是电机驱动、电源板这类,必须采用方案B,以此来避免出现烧线的情况。具体的设置情况是这样,选择Design选项,接着找到Rules选项,再进入Routing选项,然后是Width选项,在此进行新建“Power”规则的操作,而在优先选择方案B的情形下,设置Min的值为0.5mm,设置Preferred的值为1mm,设置Max的值为2mm。

新手要避开的坑,跑DRC的时候报出了“Un-Routed Net Constraint”,然而线明显已经连接上。原因在于,线宽的规则没有涵盖到这个网络,软件依旧使用默认的0.25mm线宽,可是实际的铜皮过窄。能快速解决的办法是,检查规则优先级,将Power规则提到最上面;要么右键点击网络→特性,单独指定线宽类。

4 高频报错“Silkscreen over pad”完整解决流程

进行DRC的运行操作,也就是通过Tools这个选项然后找到Design Rule Check,接着勾选“Un – Routed Net”以及“Clearance”,随后点击Run,之后便看到呈现红色的错误提示,其内容为“Silkscreen over pad constraint violation”。一整套解决流程如下:首先,从Design进入Rules再到Manufacturing接着是Silkscreen over component pads这一步,其默认的间距为2mil需直接改成为0mil ;其次,要是出现报错情况,那就通过手动移动丝印层文字(借助M键来移动),以此避开焊盘 ;最后,重新去运行DRC直至错误归零。

新手需注意避开坑点,不要将丝印层文字进行删除操作,把它改成0mil仅仅是使得丝印能够覆盖焊盘而已,这对于生产而言是没有影响的,因为工厂会做出相应补偿。而真正需要避开的是丝印压到过孔引发短路的那种极端情形,在那种情况之下,就需要将过孔设置成“Tented”并盖上阻焊,有标点。

此方法不适用于超高频射频板,像2.4G天线匹配这种情况,或者HDI盲埋孔设计,那类情况需要专门的阻抗计算工具以及更严格的Class规则,简单双面板能够照着去做,复杂板建议先运用IPC – 2221公式来验算线宽,你最近在画板子的时候被哪一个DRC错误卡的时间最久呢,欢迎在评论区甩图讨论,点赞超过100下期拆解“差分对内等长手动绕线”技巧。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/3782.html

相关推荐
2026-05-03

我亲自进行了 Altium Designer 21.6.1 的测试,经历过因封装库版本被覆盖致使 BOM 物料完全错乱这般…

2026-05-03

我亲自进行了智行者IC社区v2.3.1的实测,遭遇过资源包路径挂载失败的情况,新手只要依照步骤逐个进…

2026-05-03

亲身经历实测Altium Designer 24.此刻的这个版本号是24.6 ,曾经遭遇过模拟数字分区之时没有预留隔…

2026-05-03

我亲自进行了 Altium Designer 22.6.1 的测试,遭遇过包地线变为“天线”这种情况,对于新手而言,只…

2026-05-03

本人员实地测试Altium Designer 23.8.1,遭遇器件对齐后整体偏移半个焊盘的状况,新手如果依照步骤…

2026-05-03

本次由本人亲自进行了Allegro X 24.1的实测,在此期间碰到了动态铜皮静态化后短路却查找不出的状况…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片
弹窗背景

PCB+嵌入式硬件5月实训预约报名

为助力学员快速掌握 PCB + 嵌入式硬件核心技能,精准匹配电子行业热门岗位需求,直通高薪就业赛道、打通职场晋升通道,2026 年 5 月 PCB + 嵌入式硬件实训课现已正式开启预约报名!老学员推荐报名可享专属惊喜福利,诚邀各位踊跃参与!

立即报名 我知道了