技术文档 2026年04月18日
0 收藏 0 点赞 1,113 浏览 1203 个字
摘要 :

本测试者实际操作Altium Designer 22,历经遭遇因电源地回路过长致使DC – DC输出纹波急剧飙升200mV的状况,新手依照下面步骤逐一去操作,便能够轻易避开这类常见之……

本测试者实际操作Altium Designer 22,历经遭遇因电源地回路过长致使DC – DC输出纹波急剧飙升200mV的状况,新手依照下面步骤逐一去操作,便能够轻易避开这类常见之情势。

步骤1 设置回路长度规则约束

操作时,先点击菜单里的“设计”,接着点击其中的“规则”,再点击“Routing”,继续点击“Routing Via Style”,之后新建一条规则,将其命名为“PWR_GND_Loop”,然后在“Where The First Object Matches”中选择网络“GND”,最后在下方的“Constraints”里设置最大回路长度“Max Loop Length”为10mm。这属于关键参数的最优推荐数值,缘由在于,10mm的回路寄生电感大概是10nH,对于百MHz级别的开关噪声抑制而言是足够的,要是过短的话,那么布局就会存在困难。

新手避坑

出现了常见报错称作“规则冲突:无法完成布线”,其原因在于默认规则的优先级是更高的。解决该问题的办法是,在规则面板的左侧,把“PWR_GND_Loop”的优先级拖动到最高的位置,通过右键点击“优先级”并选择上移就可以达成。

步骤2 布局时强制缩短回路

执行“工具”,选择“元件放置”,再选“交互式放置”,按住Ctrl键选中电源芯片以及输出电容,右键点击“对齐”,选择“水平居中”。接着点击“布线”,选择“差分对布线”,将参数设置为线宽0.5mm,间距0.2mm。回路路径必须经由两个过孔并且紧密贴近IC地焊盘。

新手避坑

现场实测当中,常常会出现这样一种现象,回路长度的显示超出了标准范围,然而实际的走线距离却非常短,其最为关键的原因在于,过孔所处的位置距离IC地引脚较远。针对此类情况,有一种能够迅速解决问题的办法,那就是先将原有的过孔加以删除操作,接着在距离IC地焊盘边缘0.5mm以内的区域重新进行过孔的打孔,而后运行“工具”选项中的“回路长度报告”来进行验证,以确保问题得到解决。

两种实操方案对比

单点接地:适合低频(<1MHz)模拟电路,所有地线汇聚到一点,回路最短但辐射大;多点接地:适合数字高频,各模块独立就近接地孔,回路虽稍长但噪声互不干扰低频板选单点,高频板必选多点,混合板以电源地为界分割。

步骤3 铺铜后优化最短路

点按“放置”,接着选择“多边形铺铜”,网络挑选“GND”,线宽度设定为0.3mm,勾选“移除死铜”。铺铜举动完毕后,运行“设计”,然后选择“规则检查”,报错“未连接到地”属于高频完整报错。解决流程如下:放大来查看孤立铜皮,右键点击“网络”,随后选择“添加过孔”,手动补上一个0.8mm过孔连接到主地层,接着再次运行检查直到错误清零。

【新手避坑

铺铜之后回路居然反倒变长了,这是由于死铜把连续路径给断开了,在“铺铜管理器”当中勾选上“灌铜后自动移除尖角”,参数填写为45度倘若依旧存在悬空情况,那就执行“工具”->“修复回路”进行一键修复。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/3670.html

相关推荐
2026-06-03

曾亲身测试 IPC – 7351B 标准, 还试用多款国产 EDA 软件, 经历过因极性标识反标致使整板电容…

2026-06-03

实测Altium Designer 22.0版本, 经历了封装画错大坑, 还遭遇了DRC报错众多情况, 打板后又出现短路问…

2026-06-03

我亲自进行了华为S5700系列交换机与Windows Server 2019环境的测试, 遇到过在网络重命名之后全网出…

2026-06-03

我亲自测试了iOS 17.5.1系统, 遭遇过快捷指令“无法运行”以及“权限闪退”这些状况, 对于新手而言, 只…

2026-06-03

曾经我亲自测试Cadence Virtuoso IC6.1.7版本, 使其与TSMC 28nm工艺的PDK互相配合, 期间遭遇了菜单…

2026-06-03

此为本人实际测试得出的情况, 针对四层FR – 4板材于0.6mm小间距过孔阵列之时, 曾踩过板材边缘…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片