PCB Layout技巧 这几个布线坑新手一踩一个准

进行 Altium Designer 24 实测的本人，曾踩过差分信号等长绕线结束后发现阻抗全然不匹配的坑，新手依照步骤一步步去进行操作，便能够轻松躲开这类常见问题。

怎么设置PCB阻抗匹配参数

通过操作开启Layer Stack Manager，于层叠结构当中将Top层铜厚设定为1oz，针对介质层且是FR4的其高度予以修改将其改成6.6mil。此后选择点击Impedance Calculator，挑选出微带线模型，把目标阻抗填写为50欧姆，如此一来线宽会自行计算得出4.2mil。

新手需避开的坑：常见的报错在于算出来的线宽小于3mil，而工厂无法制作。其核心缘由是未勾选“Include surface roughness”选项，倘若表面粗糙度未被考虑进去，便会致使阻抗偏低。解决的办法是勾上此选项，接着将Dk值从4.2调高至4.5，如此线宽就能回归到4mil左右。

PCB走线拐角选45度还是圆弧

比如说DDR时钟这类高频信号线，在进行走线操作的时候，要通过按Shift+空格切换到圆弧模式，将半径设定成线宽的两倍也就是8.4mil。而普通的I2C信号，采用45度拐角便可以，直接按下快捷键P+T，接着按键空格来进行切换。

新手需留意避坑之处：在圆弧拐角的地方，常常会出现报锐角错误的情况，给出的报错提示是 “Acute angle violation”。其缘由在于，圆弧的起始点以及结束点，并未与网格对齐，进而致使生成了一段长度不到 2mil 的短线段。可取的解决办法是，将网格捕捉功能关闭掉，手动去拉一下圆弧的两端，使得它能够实现平滑过渡。

差分对等长绕线公差控制

开启Route之中的Interactive Diff Pair Length Tuning，将目标长度公差设定为5mil，把振幅挑选成15mil，把间隙维持在线宽两倍也就是8.4mil。在走线之际按Tab键把Max length更改成比最短的那一根多出5mil，软件会自行绕线。

刚接触的新手要避开这个坑：绕完线路之后去跑DRC，显示“Un-Routed Net”错误，可明明看上去是连上了的。其核心原因在于，在进行等长绕线的时候，软件自动添加了泪滴，而这泪滴把走线给挤断了。快速解决的办法是，在Tools菜单里，将Teardrops全部去掉，再次去跑一遍等长，完成之后再手动添加泪滴。

最优推荐值为关键参数，其中差分对内等长公差属5mil ，其理由在于，此值相较于常规的10mil更为严格，能够确保信号上升沿于1ns以内的时序偏差小于5%，且针对1.5Gbps的LVDS信号已进行实测，结果完全没问题。

将两种方案予以对比，走线拐角究竟是采用45度，还是运用圆弧呢？45度拐角具备节省空间、改线迅速的特点，适宜于空间较为紧张的板子；圆弧拐角则有着反射小、损耗低的特性，更适合2.4G以上的射频信号或者USB3.0。其取舍的逻辑颇为简单：倘若速率低于500M，并且板子尺寸受到限制，那就选择45度，不然的话就采用圆弧。

在高频情形下，完整出现报错，内容为：“DRC报Sliver violation”，于此种状况下，出现了整板绿油开窗异常的情况。一站式解决流程：首先按下’L’ 将View Configuration打开以使DRC Errors呈现高亮显示状态并定位至报错点周边区域；紧接着运用Place菜单里的Slice Polygon Pour把细长铜皮裁减，裁减完毕后依照’T+G+A’进行重新灌铜操作；最终于Design Rule Check中将Minimum Sliver宽度由0.5mil调整为1mil，之后再次运行DRC便全部通过了。

对四层以上，且板厚小于0.8mm的HDI板而言，这套方法不太适用，原因在于介质层太薄，致使阻抗不好控制。替代方案为，用共面波导模型取代微带线，将参考层从第二层改成同层地铜，把距离设成线宽的1.5倍，如此便能稳住50欧姆。

画板之际，你所遭遇的最为奇特荒谬的DRC报错究竟是何种情况呢，于评论区域展示出来，大家一同规避风险，若认为具备价值，点个赞并分享给共事的伙伴吧。