总线布线规则统一配置 三步搞定参数避坑指南

我亲身进行了 Altium Designer 23.8.1 的测试，经历了因总线等长误差而反复出现报错，却怎么都难以找出原因的情况，新手只要依照步骤逐个进行操作，就能够轻易地避开这类常见问题。

第1步 打开规则管理器并新建总线线宽规则

点选菜单栏当中写着“设计”的选项接着点向“规则”，于PCB规则以及约束编辑器之内，寻求“Routing”之下的“Width”，用右键进行点击并选取“新规则”。把新规则命名称作“BUS_Width”，于“Where The Object Matches”的下拉方框之中挑选“自定义查询”，填进“InNetClass(‘BUS’)”。将最小线宽设置为6mil，把首选设为8mil，把最大设成10mil，将优先级调节到2以上。

【新手需防的坑】，存在一个常见情景，那就是报错情况出现，此报错是由于规则优先级相互冲突，进而致使总线依旧按照默认的10mil线宽来运行。其核心的缘由在于，新建的规则在优先级方面默认处于最低的状态，并被旧的规则所覆盖。而快速解决的办法是，在规则左侧的优先级排序范畴之内，将“BUS_Width”拖动到“Width”默认规则的上方区域，以此来强制总线优先进行匹配。

第2步 配置总线差分对间的等长规则

进入名为“Routing”的下面的“Matched Lengths”，去新建规则，它的名字是“BUS_LengthMatch”。在完整的查询语句之中键入“InNetClass(‘BUS’)”，把目标长度设定为2000mil，将公差设定为50mil也就是（这是作为关键参数的最优推荐值）那种情况。50mil这个数值与此同时既能够保证信号时序余量，另外又能够避免情况是过严公差而引出布线被迫反复进行推倒重来这件事情。设置检查范围是“仅仅针对同一网络类情况”，勾选“绝对长度限制”这项内容。

【新手防错】，常见的报错情形是，在进行绕线操作之后 ，出现绿色DRC标记 ，所显示的长度超出了公差范围。其核心的原因在于 ，等长参考基准网络处于未固定的状态 ，软件自行选择了最短的线。快速的解决办法是 ，在“网络长度”面板 ，手动去指定基准网络 （例如那最长的时钟线），使得其他的线以它作为标杆来绕线。

第3步 统一总线间距规则并生成规则报告

于“Electrical”这项内容里的名为“Clearance”的部分去新创建一条规则，规则名称被设定为“BUS_Clearance”，其查询的条件同样是“InNetClass(‘BUS’)”，把最小的间距确定为8mil。紧接着去点击“工具”这一选项，然后选中“设计规则检查”，再勾选“总线规则组”，进而生成报告以此来验证所有的规则不存在冲突状况。

针对于新手而言的避坑内容中包括，显示频率较为高且完备的报错情况为，一种被表述为“Clearance Constraint Violation (Gap=5mil)”的报错，它是伴随着总线内部出现短路这一提示而产生的。接着说说它的一站式解决流程，先是要把规则检查进行关闭操作，然后进入到规则管理器之中，将所有以往的间距规则予以删除，仅仅留下名为“BUS_Clearance”的规则以及默认全局规则，并且把默认全局规则设置为6mil。之后重新启动DRC，此时报错就会消失不见。

下面是两种实操方案供进行取舍：手动绕线能够实现精准控制等长，然而耗时较长，这种方案适合用于小批量高速板，自动调线长（具体操作是通过“工具”选项中的“长度调整”功能，并选择“总线模式”）效率较高，不过绕线形状会显得僵硬，此方案适合空间较为宽松的低速总线，对于量产板优先考虑采用手动绕线方式，而要是进行原型验证则可以先自动调线后，再对两处拐角进行微调。

本方法在柔性板或射频微带线场景中不适用，柔性板要考虑弯折区线宽变化，射频线依赖阻抗连续并非纯等长。简易替代方案如下：针对柔性板，改用分段设置不同线宽规则；对于射频板，直接按仿真给出的相位差值反推物理长度，放弃统一等长约束。你实际布板时，最头疼的总线规则问题是哪一类呢？欢迎留言一起拆解。