亲身进行了 Altium Designer 22 的实际测试，遭遇过因过孔盖油设置不合适致使生产之后出现批量短路的严重状况，对于新手而言，只要依照步骤逐个来操作，便能够轻易地躲开……
亲身进行了 Altium Designer 22 的实际测试，遭遇过因过孔盖油设置不合适致使生产之后出现批量短路的严重状况，对于新手而言，只要依照步骤逐个来操作，便能够轻易地躲开这类经常会出现的问题。Layout 最令人头疼的方面在于过孔随意乱用以及阻抗胡乱计算，接下来直接拿出干货。
叠层结构与阻抗参数设置
1. 开启Layer Stack Manager，其路径为Design → Layer Stack Manager。于层叠表里头增添4层板，将Top以及Bottom当作信号层，把中间的两层设定成为GND与PWR。关键的参数是：目标阻抗为50欧姆，板材FR4的介电常数是4.2，经计算得出线宽推荐为6mil、线间距为8mil。通过点击Impedance Calculator，将层厚设定为1.6mm，把铜厚设置成1oz，进而使差分线宽能够被自动计算为5mil，同时间距也能被自动算出是7mil。
关于新手需避开的坑，存在这样一种常见报错情况，即阻抗所计算得出的数值跟板厂实际测量得到的数值相差在10欧以上，进而致使出现反射导致丢包的现象。其核心的原因在于，没有对Prepreg的厚度予以更改，默认的数值是4mil，但与实际的3.8mil并不相符。而快速解决该问题的办法就是，向板厂索要叠层表，在Layer Stack Manager当中手动将每一层介质的厚度改成3.8mil，之后重新运行计算器。
差分对走线规则与等长绕线
2. 进到Rules设置当中，路径是，Design ，然后是Rules ，接着是Routing ，再接着是Differential Pairs。去新建规则并把它命名为USB_DP/DN ，耦合间距填写为6mil ，目标阻抗是90欧姆 ，这是USB所要求的。开启Matched Lengths ，把最大误差设置为5mil。按照Interactive Differential Pair Routing的方式来进行走线操作，然后依据Interactive Length Tuning的方法开展绕线工作，对于波形选择Accordion，其振幅设定为15mil，间隙为10mil。
有着【新手避坑】这一情况，常见的是这样的现象，那就是绕完线后等长误差仍然处于50mil以上，DRC呈现一片报红状态。其核心原因在于参考点没有选对，仅仅只选了单端网络。解决的方法是，在Matched Lengths里点击“Set Start/End Points”，将芯片引脚当作起点，把连接器当作终点，对两个网络同时加以框选。要是这样还不行，那就手动添加蛇形线，每次调整5mil。
将微带线也就是表层走线，与带状线即内层走线进行方案对比，微带线具备好加工以及易调试的特性，然而其抗干扰能力显得较弱，适宜在200MHz的高速时钟环境下使用，不过需要通过额外过孔来实现换层，成本相对较高，在消费电子领域选择微带线，而在通信设备领域则选择带状线。
DRC完整报错一站式解决流程
3. 展开DRC检查操作，其路径为：将工具点开，从中找到设计规则检查选项，进而运行DRC。高频出现的完整报错内容为：“ Un-Routed Net Constraint (U8-3, U9-5)”，此报错提示出的是，GND网络存在着线段未连接上的情况。解决流程呈现一站式：首先，进行报错定位的操作，将断裂之处予以高亮显示；其次，切换至单层模式，在此模式下发现地铜皮被信号线切断；接着，于切断的位置手动添加地过孔，以此连接上层和下层的地平面；随后，再次进行敷铜操作，点击Tools菜单中的Polygon Pours选项，再点击Repour All；最后，再次运行DRC，报错随即消失。
【新手需防】常见圈套：修理完毕出现报错后保存退出，然而下一次开启时DRC又再度显现出来，缘由为没能把关呼规则更新至在线DRC，解决办法是在DRC面板当中勾选“Online DRC”，接着点击“Update Violations”，从而实现永久消除错误。
本办法不适用于高频RF（大于2GHz）的情况，也不适用于高压大电流（大于100V/10A）的场景，其中寄生参数以及散热并未进行专项优化。对于高频RF而言，其替代方案是：运用HFSS仿真并且添加地共面波导。对于高压大电流，则是：将线宽加粗至100mil以上，同时添加阻焊开窗。你在Layout的时候还遇到过哪些怪异的报错呢？将其发在评论区，大家一起避开这些坑。
微信扫一扫 
