Mentor Xpedition设计规则 新手必踩的3个坑与硬核解决步骤

亲身经历实测VX.2.14，遭遇过因约束规则设置未能有效起效致使DRC疯狂报错的状况，要是新手顺应下面所讲的一步步去开展操作，便能轻易避开此类常见的问题。

如何快速创建一条线宽规则

启用Xpedition Layout，依照顺序逐个进行点击动作，即点击Setup，而后点击Constraints，最后点击Net Class。于弹出的窗口之内，借助右键操作去创建一种名为“DDR_DATA”的Class，在选中该Class之后，通过双击操作进入到Clearance页面。

【新手谨防出错】，好多人设定完规则以后发觉走线依旧是默认的3mil。这是由于你未曾把具体的网络添加到这个Class当中。报错呈现的现象是：线宽不会随着规则而产生改变。核心的缘由在于：网络依旧挂在“Default”类之下。解决的办法是：返回到Net Class界面，在右侧选中你的Class，接着在下方的网络列表里面框选对应的网络，点击“Assign”就行。

差分对间距与容差怎么调

点选“Create”，从中挑选出正负网络对，进入 Setup > Constraints > Differential Pairs。之后，在“Coupling Parameters”里，将 Primary Gap 设置为 6mil，此乃关键参数的最优推荐值。缘由是，6mil于1.6mm的板厚状况下能够把控90/100欧姆的阻抗，与此同时还预留出充足的加工余量，相较于5mil更为稳定，相较于7mil更加节省空间。另外设定Tolerance为±1mil。

新手需避开的坑，常见的报错情况是，差分对等长绕完之后依旧显示为红色，其原因在于，你仅仅设置了间距，却没有去设置对内等长容差，快速的解决办法是，切换到Matched Length页面，将Max Length Mismatch设置成5mil。之后返回布线界面，运用 Tune，选取 Dynamic Tune 并点击绕等长，绿色才会判定通过。

过孔规则为何总是报DRC

操作的路径是：Setup大于Constraints大于Via Usage 对了，要先挑选一个目标Net Class 之后呢，再去点击“Assign Via” 进而选择你库里的名为“VIA_16d8”的过孔。极其重要的一步：于Same Net Spacing这个页面当中，将Via to Via从原本默认的5mil改为0mil这件事去做。不然的话，两个处于相同网络的过孔要是靠得太近了情况下是会出现报错情况的。

针对于新手而言的避坑提示，存在着高频呈现的完整报错情况，具体为“DRC Error: Via to Via spacing violation”，其背后的原因在于，软件在默认状态下，将同处于网络范畴之内的那种过孔，当成了不同网络之间的间距来予以检查。一体化解决流程是这样走，首先打开 Setup，接着找到 Design Rules，然后找到 Same Net 规则组，随后新建一个名为“IGNORE_VIA”的规则，再把 Via-Via 设置为 0，最后将这个规则具体应用到所有有关电源以及地所在的网络，如此就完成了。

两种用于实际操作的方案进行对比：方案A也就是保守的那种，全部采用0mil去忽略同网络过孔之间的间距，这种适合高密度的BGA区域，然而却容易忽略真正的短路情况。方案B也就是严谨的那种，保留2mil的间距，这种适合低频电流较大的板子，能够避免在加工过程中出现粘连现象。关于取舍的逻辑是这样的：对于BGA扇出部分必定要选择A方案；而对于电源板则要选择B方案。

该方法应用于Mentor Xpedition 2005旧版本时是不适用的，其菜单路径全然是不同的。替代的方案为，老版本要直接去修改Rules File里的ASCII文本，这种操作新手是不被建议去做的。要是板子的层数超过了16层，那么建议先开展叠层预分析以后再去套用上述规则。

在你进行设差分对等长操作期间，可曾碰到过这样一种状况，即线已然绕好，然而Total Etch Length却呈现出几万mil这般离谱的错误，在评论区交流一下究竟是如何解决的。