PCB走线宽度如何匹配阻抗 高频信号阻抗计算与板厂叠层关系

设计印刷电路板时，好多人单纯留意线是否连接上了，只是却遗漏了信号传播的质量，实际上，针对高频信号来讲，走线并非仅仅是导线，更是一个具备一定阻抗特性的元件，要是走线的特征阻抗跟驱动端、接收端的阻抗不相匹配，信号就有可能发生反射现象，进而致使波形失真、数据出现错误，使得走线宽度与目标阻抗相互适配，目的在于保证信号在传输进程中能量能够被完整吸收，而不会产生有害的反射。

怎么根据阻抗要求计算走线宽度

随便给定一个线宽，是无法实现阻抗控制的。它和 PCB 的叠层结构紧密相关，和介质材料的介电常数紧密相关，和铜箔厚度紧密相关，还和走线到参考层的距离紧密相关。通常我们会借助专业的阻抗计算软件，诸如 Polar SI9000，或者使用 PCB 设计软件自带的阻抗计算功能之处实现。首先要进行的是，去明确板厂的叠层信息，接着将目标阻抗值，像USB信号的90欧姆差分阻抗、HDMI信号的100欧姆差分阻抗这类，输入到软件之中，随后对其线宽以及线距加以调整，直至软件计算所得结果满足要求。而这个进程一般来讲需要跟PCB板厂预先沟通，原因在于不同板厂的半固化片厚度和介电常数存在差异。

为什么实际生产后阻抗会不达标

多数情况下，设计文件里所呈现的线宽，其计算过程可谓是达到了毫无瑕疵的程度，然而，当板子制作完成并进行测试时，阻抗却出现了偏差的状况。通常而言，这是起因于设计阶段所采用的参数，与板厂在实际生产过程中运用的参数并不一致。举例来说，你所假定的介电常数为4.2，可板厂实际所使用的板材介电常数是4.5。再比如，你在计算过程中所考量的走线截面，是呈现出完美矩形的状态，然而在实际蚀刻之后，走线顶部以及底部的宽度会存在差异。另外，还有一点极易被人们忽视，此事便是走线表面的阻焊油墨。高频信号会在油墨介电常数存在时受到轻微影响，而且当属阻抗控制要求极为严格的状况下。因而，最妥善的举措是，于设计确定最终版本之前，将叠层相关信息以及阻抗方面的要求发送给印制电路板制造厂家——致使板厂凭借自身所拥有的工艺参数来反向推算你理应进行设计的线路宽度，或者使他们去确认你所设计的线路宽度在其工艺范畴内是否能够达到标准要求。

差分信号阻抗和单端信号阻抗有啥区别

那一根信号线，相对于它下方参考平面呈现出的阻抗，像平常常见的50欧姆这种，就是单端阻抗。计算它的时候，着重去考虑线宽、线到参考层的距离还有介电常数。而对于两根等长、等宽并且紧密耦合的走线，当在它们之间传输相反极性信号时所具有的阻抗，例如90欧姆或者100欧姆，这便是差分阻抗。它不但涵盖了单端阻抗的那些特性，还增添了两根线互相之间的耦合电容以及互感。所以呀，差分阻抗进行计算时，除了线宽与介质厚度之外，线间距也变成了至关重要的变量。间距要是越小，那耦合就会越强，需要的线宽也要相应调整，才能达到相同目标阻抗。设计的时候，不能只关注线宽，线距同样有着重要性。

哪些PCB走线必须严格控阻抗

不是全部信号都得做阻抗控制的，一般来讲，时钟频率较高或者上升沿特别陡峭的信号是需要做的，最常出现的有，DDR内存的数据线，地址线，控制线，一般要求单端50欧姆或者特定值，USB 2.0/3.0、HDMI、PCIe、SATA这些高速串行接口，其差分对必须严格把控阻抗，以太网的TX/RX差分对，通常是100欧姆，RF射频信号，通常是50欧姆。而是普通的I/O口，以及I2C，紧接着是SPI这类低速控制信号，只要其走线并非很长，实际上一般是无需特意去控制阻抗，依照常规的线宽径直走线便可。

于高速PCB设计之际，你可有碰到过因阻抗未匹配而致使的信号完整性方面的问题？欢迎于评论区去分享你的调试经历，以使更多硬件工程师能减少走弯路的情况。要是觉着本文存有助益，可别忘了点赞以及分享！