EDA工具更新揭秘 AI芯片设计如何提速降耗

近半年来，芯片设计圈里热度最高的词汇，非“工具更新”莫属。随着后来的摩尔时代，先进制程渐渐逼近物理极限，再加上AI大模型对算力展开疯狂吞噬，电子设计自动化，也就是EDA工具，早已不再是那个仅仅只负责画版图的“老黄牛”了。它正处在一场变革当中，这场变革是从底层算法一直到交互方式的彻底重构，这直接关乎到我们可不可以在更缩短的时间之内，制造出性能更为高、功耗更降低的芯片。

EDA工具如何跟上AI芯片的设计需求

大模型所使用的加速卡这类AI芯片，其核心特点在于具备巨大的计算阵列以及超高的数据吞吐能力。传统的EDA工具于布局布线期间，通常会优先去考量时序收敛的情况，然而现如今功耗以及信号完整性也变成了同样棘手的问题。像是新思科技推出的“统一功耗优化”功能这种最新的EDA更新，能够在综合阶段同步对动态压降和电迁移展开分析。这表明事情是这样的，设计师无需再如同以往那般，一直等到后端的时候才发觉存在功耗墙，而是能够在早期阶段，借助工具自动去调节数量众多的运算单元的位置，以此避免局部出现过热以及电压崩溃的情况，这对于那些动不动就达到上千瓦的AI芯片而言是非常关键重要的。

芯片设计效率能不能真的翻倍

众人皆在询问，工具更新究竟是徒有其表的噱头，还是确确实实能够挽救性命呢？依据近两年实际的流片项目情形而言，答案是确定无疑的，然而其前提条件是你必须懂得如何运用。就拿Cadence的JedAI平台来说，它借助大数据分析手段，将往昔需要运行一周时长的回归测试，凭借智能调度以及分布式计算的方式，压缩至一天之内得以完成。更为关键之处在于，工具开始内置了“设计意图复用”这一功能。假设你在进行某一款CPU的迭代工作，新的工具具备自动识别上一代项目里有关时钟树的手动优化策略这一能力，并且能够直接将其应用到新项目当中，这就如同把经验丰富的老师傅的经验沉淀在了工具里面，如此一来新人也能够做出具备高水平的设计。

开源EDA会不会取代商业巨头

这几年，诸如谷歌联合SkyWater推出的开源PDK，还有开源工具OpenROAD的兴起，致使不少人觉得商业EDA要降价了。我的看法是，开源工具极大地降低了大学科研以及小型初创公司的门槛，举例来说，做个MCU或者传感器芯片，开源流程已然能够跑通。然而在面对5nm、3nm这些复杂工艺时，商业工具于良率分析、3DIC异构集成这些高精尖领域的优势，短期内没办法撼动。这次工具更新存在一个亮点，这个亮点在于商业工具开始接纳开源社区的快速迭代理念，进而推出了更为灵活的“脚本级”API接口，该接口使得用户能够自行定义算法，而这一情况反倒巩固了它们在高端领域的地位。

国产EDA工具现在到底能不能用

有个话题，它是大家私下里讨论数量最为众多的，然而公开的数据却是最为稀少罕见的。依据我所接触获取到的信息来瞧，国产的EDA在点工具这个方面，拿华大九天公司的模拟仿真来说，还有概伦电子企业的噪声分析来讲，已然达成了国际的一流水准，有许多国内的FAB厂都在使用着。不过呢，在全流程以及超大规模数字芯片的布局布线这一范畴，国产工具在引擎并发效率以及内存管理板块上依旧存在着需要追赶进步的空间。这次呢，迎来了工具更新的浪潮，这浪潮给国产厂商带来了一个机会，国产厂商更接地气，就像针对国内某家GPU公司定制的“高密度布线算法”，它解决了特定架构下的绕线难题。那么，现在不少团队实际选择的是，用国产工具开展核心模块验证，搭配国际工具进行顶层集成。

经过这么一番交流探讨，于你而言，置于实际开展的项目里头，最为期望新一代的那个 EDA 工具帮你去化解哪一个确切存在的痛点状况？究竟是要达成让仿真运行得更为快速这一目的，又或者是实现自动对功耗进行优化这一事项？热烈欢迎在评论区域留下你的言论展开交流互动，要是感觉这篇文章具备一定的效用价值，可千万不要忘记去点赞并且分享给身旁从事工程师工作的朋友。