PCB设计常见问题：实测Altium三个致命坑及解法

在实测Altium Designer 22.6.1的过程中，本人遭遇了铺铜之后网络变成短路的状况，新手只要依照步骤一步步去进行操作，便能够轻易地避开此类常见问题。

1 设置规则优先级避免信号串扰

操作的路径是，从Design开始一直到Rules，再到Electrical，最后到Clearance。要把电源网络，像VCC、GND这样的，它们的间距约束值设定成0.25mm，而信号线的间距设定为0.15mm。然后去点击“Priorities”，从而把电源规则往上移动到最高的级别。

【新手需防】常见遭到的报错称作“Clearance Constraint Violation”这一情况出现在电源跟信号线二者之间。究其缘由是系统所设定的默认规则将自定义规则给覆盖了了的状况存在，并且其优先级是低于通用规则的。解决的方法是这样描述的：在Rules界面之中右键点击新规则，选择“Set Priority”，接着把优先级滑块拉到最顶端的位置。

2 手动敷铜并修铜皮的最佳参数

最优推荐的关键参数值为，敷铜连接方式是设“Direct Connect”而非“Relief Connect” ，只因直接连接可降低大电流回路的阻抗与温升，特别是针对功率地和射频地，能减少寄生电感和热焊盘所带来的噪声耦合，要在Polygon Pour界面将轨道宽度、过孔间隙都设为0.2mm。

新手要避开的坑，里边有常见的现象是，敷铜之后，出现了孤岛铜皮这样子的情况，或者是尖角铜皮没有被移除掉。这会报错“Unconnected polygon”，进而导致天线效应。其原因在于，没有勾选“Remove Dead Copper”，并且最小铜皮面积阈值设置得过低。快速的解决办法是，重新执行敷铜对话框。而且要勾选“Remove Dead Copper”，还要把最小面积设定为25平方毫米。

3 处理DRC报错与短路问题

高频完整报错：名为“Short-Circuit Constraint Violation”的情况，出现在GND与VCC平面二者之间。一站式解决流程：首先，通过按快捷键“T+D”，将DRC面板调出，把所有短路项筛选出来。接着，双击以定位到短路坐标，借助快捷键“P+L”，将错误铜皮用线划断。随后，重新产生整板铺铜（操作是右键→Polygon Actions→Repour All）。再次运行一次DRC确认结果为零。

【新手需防】错误行径：径直删去铺铜后重新绘制，然而却忘掉清理潜藏的零碎铜皮，正确举措：首先运用“Tools→Purge Empty Polygon Pours”来清空无效铜皮，接着再开展重铺操作，不然短路状况仍旧顽强存在。

关于两种实操方案的对比情况如下：有一种方案是，使用被称为实心敷铜（Solid Fill）的方式应用于功率板，这种方式具备散热良好的特性然而修改起来较为缓慢；还有一种方案呈现为，采用称作网格敷铜（Hatched）的形式应用于高频板，此形式具有抗干扰的优点但电流承载能力较弱。在大电流的场景之中，优先考虑采用实心敷铜；而在射频敏感的场景之下，则必须选择网格敷铜并且要确保网格角度为45°。

不适用于柔性PCB的本方法，与不适用于埋盲孔结构板卡的本方法，替代方案是手动加泪滴，替代方案是静态铜皮打补丁。你手上那块板子最近爆出的报错属于哪种类型的报错？在评论区贴图，我帮你远程看看。