技术文档 2026年07月2日
0 收藏 0 点赞 1,118 浏览 2008 个字
摘要 :

是我亲自测试了Altium Designer 23以及Cadence Allegro 17.4这两套软件滴情形, 遭遇跨过电源层单独分割以后地平面出现不连续状况、回流路径发生断裂进而让信号产生抖动这……

是我亲自测试了Altium Designer 23以及Cadence Allegro 17.4这两套软件滴情形, 遭遇跨过电源层单独分割以后地平面出现不连续状况、回流路径发生断裂进而让信号产生抖动这类糟糕状况, 新手只要顺着步骤慢慢地一步步去操作,便能够轻松躲开这类常见问题哟。

电源层独立分割到底怎么画

不管选用哪一款 EDA 工具, 其核心原则都是相同的, 那就是要先在叠层当中将电源平面以及地平面区分得清清楚楚。在实际进行操作的时候, 我所习惯采用的方式是把内电层设置成为负片模式, 如此一来, 分割线绘制起来会显得更加直观。

首要步骤: 开启PCB叠层管理器;将内电层2设置成名为GND层的特定层(铜厚为1oz);把内电层3定为POWER层;于POWER层之上运用分割线工具描绘出各异的电压域;像是3.3V的区域;1.8V的区域;5V的区域;在每个区域彼此之间残留0.5mm以上的隔离间距;防止贴合得过于靠近;不然高压区域极易出现击穿现象。

供新手规避的错误是, 其一, 分割线画得太细, 致使工艺方面蚀刻不干净, 不同电压之间直接出现短路情况;其二, 上电之后某路电源没有电压, 或者电压偏低。核心缘由是, 当隔离间距小于0.25mm时, PCB工厂的湿法蚀刻精度不足。解决手段为: 强制把所有分割线间距拉到0.5mm以上, 然后让板厂进行阻抗测试予以确认。

紧接着的第二步是, 为每个呈现独立性的电源区域, 至少要打出 4 个过孔, 这些过孔的孔径是 0.3mm , 其外径为 0.6mm , 并且要均匀地分布在该区域的四个角落位置, 然后连接到与之对应的电源网络之上。需要特别留意的是, 过孔要尽可能地靠近负载芯片的电源引脚, 千万不要放置得过于遥远。

有关于新手需避开的坑, 过孔数量以及位置不正确, 这会致使电源的内阻增大, 在负载动态响应期间电压跌落情形严重。存在报错现象, 那就是芯片在高速运行之际偶尔会复位或者死机。核心的原因在于, 过孔数量太少或者距离芯片过于远, 使得电流路径呈现出过长情况。其解决办法是, 借助Allegro的Via Stitching功能来自动对过孔进行补足的操作, 或者手动在芯片每一对电源引脚的正下方再添加一对过孔。

第三步: 于GND层上相应的位置处, 将分割区域的投影范围制作为禁止布线区, 以此保证GND层整个层面连续且不出现中断情况。要是存在一些高速信号线非得跨分割区域进行走线, 那么就在跨区域的位置添加一个高频去耦电容, 其容值为0.1μF, 封装是0402, 并且并联一个10μF钽电容。

要注意新手避坑, 忘了于GND层设置禁止布线区, 致使信号在跨越分割区域之际, 回流路径不得不绕远, 出现报错现象, 信号完整性测试时眼图张开度不够, 误码率上升, 核心原因是地平面被分割以来, 高频信号的回流电流寻觅不到最短路径, 只能经由阻抗不连续的路径, 解决办法便是重新检查GND层, 使用禁止布线区标记分割线正下方的区域, 防止走线穿越。

分割后关键参数怎么调

关键参数之中的最优推荐数值是, 将隔离间距设定为0.6mm , 缘由十分浅显, 此数值不但能够确保电气隔离, 而且不会造成板面空间的浪费 , 小于0.3mm容易出现击穿情况, 大于1mm则极为浪费, 0.6mm属于多数PCB工厂的工艺上限,良品率是最高的。

对两种实操方案予以对比, 方案A为全部电源经由电源层进行分割, 而方案B是部分电源采用外层去走线。方案A具备电源阻抗低这一优点, 适宜应用于大电流场景, 像CPU核心供电或者DDR供电这类;其缺点在于分割线对信号走线自由度造成了限制。方案B的优点是信号层走线较为灵活, 适用于小电流以及对低噪声敏感的信号, 例如象I2C、SPI这类低速总线;其缺点是外层走线易于引入串扰。究竟该如何进行选择呀? 要是电流超出1A, 那就毫无思考地采用方案A;要是电流低于500mA并且走线的长度小于5cm, 那么方案B会更加简便省事。

有高频呈现出的完整报错, 内容为: “电源层被分割之后, 3.3V的区域出现了对GND短路的状况”。其现象是: 阻值大概处于50Ω左右, 并非属于纯短路的情况, 然而在进行上电操作后, 3.3V的电压被拉低至1.8V。核心的原因是: 分割线的边缘存在着毛刺, 或者过孔打在了隔离带上, 由此导致铜箔残渣引发了微短路。解决流程的一站式: 首先, 运用万用表二极管档去测量 3.3V 与 GND 两者间的阻值;接着, 于 PCB 布局图范围内将分割线附近的全部过孔以及走线进行高亮;然后, 把被怀疑短路的过孔予以拆除, 再重新打孔;后续, 要是依旧不行, 便通过飞线直接从外部电源越过存在问题的区域。

此方法尤为适配4层以及层数超过4层的板层的中高速数字电路设计, 像MCU主控板、FPGA核心板、DDR4内存条这类。然而要是你所做的是2层板, 又或者全都是低频模拟信号的板子, 例如运放前置放大板, 电源层独立分割反倒易于增添设计复杂度, 还不如直接进行整层铺铜并走线来得切实。替代方案即为: 2层板直接采用粗走线去替代电源层分割, 模拟电路运用星形接地去替代分割。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4373.html

相关推荐
2026-07-02

我亲自测试发现, 于AD20这个版本以及PADS VX2.7这个版本当中,我踩入过因重器件靠近板边致使的板子出…

2026-07-02

实测Altium Designer 24, 实测出Cadence Allegro 17.4, 踩过差分对等长差出200mil的坑, 踩过阻抗不…

2026-07-02

第一坑:原理图绘制连错线?先搞对元器件调用路径 初涉者极易犯下的首要失误呀, 乃是开启库之后寻觅…

2026-07-02

是我亲自测试了Altium Designer 23以及Cadence Allegro 17.4这两套软件滴情形, 遭遇跨过电源层单独…

2026-07-02

实测CorelDRAW 2024版本, 我曾遭遇快捷工具栏图标将屏幕挤满, 致使常用工具反倒需翻页寻觅的状况, …

2026-07-02

亲身经历实测Cadence Virtuoso IC这款617版本情形 , 踩到了像原理图保存完毕之后却没办法调用库文件…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片