把PCB设计告终视为起始之步；而切实促使一块电路板从图纸演变为可靠产品的核心要点，在于于PCB Layout阶段对设计规范进行严格的施行；我投身电子硬件设计达到十三年之久……
把PCB设计告终视为起始之步；而切实促使一块电路板从图纸演变为可靠产品的核心要点，在于于PCB Layout阶段对设计规范进行严格的施行；我投身电子硬件设计达到十三年之久，经手处理过通信基站、医疗设备以及消费电子的各种电路板，经历过失误也弥补过差错；现今暂且不谈论那些高深莫测的高速信号理论了，讲述几个新手极其容易出现错误、然而却对产品存亡具有极大影响的基础规范事项。
电源线到底走多宽才安全
众多工程师惯于凭借感觉去设置线宽，进而致使板子一旦上电，电源线率先变成了保险丝。正确的举措是依照温升以及压降的双重约束来进行计算。在1盎司铜厚、10摄氏度温升的前提条件下，1mm线宽大概能够通过1A电流，然而这仅仅只是参考的起始点。关键之处还在于要看走线的长度——要是从电源入口到负载的距离较远，那就非得加宽或者采用覆铜的方式，不然的话压降会造成末端电压不足。我的习惯是主干电源线起码从2mm开始，分支依据负载进行递减，与此同时多层板采用电源平面是最为稳妥的方案。
晶振离MCU近一点能差多少
并非是因为心理上的作用，而是存在着实实在在的功能方面的区别。晶振属于高频器件，那种走线稍微长一点就会转变成为发射天线。我曾有过一回惨痛的教训：为了达成结构美观的目的，把12MHz晶振放置在了板边，结果整个板子的辐射超出标准线8dB，重新进行改版多花费了三周时间。现在规定团队必须要把主时钟源紧紧挨着芯片放置，走线要进行包地处理，下方要铺设完整的地平面，并且绝对不允许跨越分割区。要是确实距离比较远，那就使用有源晶振或者差分时钟缓冲器，千万别硬着头皮去拉长长的线。
地平面分割是帮倒忙吗
处于刚开始学习阶段的人，喜好把模拟地跟数字地利用磁珠进行统一处理，然而实际上这样做弊端是大于益处的。当地平面出现被分割的情况后，速度快的信号回流就不得不绕路而行，反倒会产生更大的环路辐射。更为合理的一种做法是要让地平面保持完整无缺，只是在敏感的区域下方采取隔离措施，并且通过单个点在地层实现汇合。就像那种混合信号的板卡，我一般会在ADC的下方铺设完整的地层，让所有的数字信号都远离这个区域，电源进行分区处理但地不进行分区，在必要的时候借助桥接的方式来提供回流的路径。
过孔打得多反而坏事
有一些人认为过孔属于免费的通路，在信号进行换层的时候，会密密麻麻地打一圈。过孔所引入的寄生电容以及电感，于高频状况下会使线路阻抗发生改变。在某次射频板调试期间，发现插损出现异常，经过追查，最终查明是接地过孔的间距过于紧密，从而形成了谐振腔。如今制定规定如下：对于普通信号换层而言，最多设置两个过孔，对于高速信号而言，要严格计算过孔的间距，对于电源过孔而言，则依据载流数量来予以确定，不可盲目地进行堆砌。过孔并非是勋章，够用便就好了。
你于实际项目当中，可曾也碰到过因一个微小细节进而反复进行改版这一状况？欢迎于评论区去分享你那印刷电路板的踩坑经历，要是感觉本文具备用处的话，记得点赞并收藏，以便让更多硬件工程师能够少走一些弯路。
微信扫一扫 
