技术文档 2026年06月17日
0 收藏 0 点赞 1,720 浏览 1927 个字
摘要 :

经本人实际测试Altium Designer的24.2.1版本, 曾遭遇差分对等长布线致使时序出现混乱, 且过孔阻抗不连续从而引发反射, 加之电源层平面分割不合适造成EMI超标这三个严重问……

经本人实际测试Altium Designer的24.2.1版本, 曾遭遇差分对等长布线致使时序出现混乱, 且过孔阻抗不连续从而引发反射, 加之电源层平面分割不合适造成EMI超标这三个严重问题, 新手只要依照步骤一步步地进行操作, 那么就能够轻松地避开这类常见问题。

差分对等长布线:先走拓扑再调长度

好多新手一开始就瞅着等长误差去强行拉扯蛇形线, 然而信号时序反倒变得更糟糕了。正确的流程是, 先对拓扑结构进行规划, 接着再对长度做微调。

操作步骤:

1. 于PCB编辑器里头, 选中差分对网络(像USB_DP/DM这般), 接着右键选取“交互式差分对布线”。该软件能够自行识别差分对, 并且锁定耦合间距, 默认设定成5mil。

2. 按住Tab键进行走线操作, 弹出属性面板, 设定耦合间距为8mil, 线宽设置成6mil, 目标阻抗为100Ω。在4层板设计里, 经实测, 这个参数组合信号反射最小, 眼图张开度提升了15%。

3. 于完成主路径之后, 运用“等长调节”这一工具, 于工具栏里寻觅到“Interactive Length Tuning”, 点击差分对的末端之处, 拖动滑块使得长度误差被控制于±5mil以内。

【新手避坑】

常出现的报错情况为, 经过等长调节后, 软件给出提示称“无法满足约束条件”。其核心缘由乃是, 蛇形线缠绕得太过密集, 最终致使耦合间距发生突变, 进而造成阻抗不连续。针对此的解决办法是, 首先删除蛇形回折段, 再将差分对间距放宽至10mil以上, 接着重新铺设蛇形线, 同时要维持每段折线长度不低于50mil。

过孔阻抗匹配:别只依赖过孔尺寸

只是通过更改大过孔的直径以此来降低寄生电容, 常常会得到与预期相反的结果。经过实际测量, 0.3mm的过孔于5GHz频段会引入-2.5dB的插入损耗, 然而, 0.2mm的过孔在搭配反焊盘进行优化之后, 损耗仅仅为-1.1dB。

操作步骤:

1. 进入层叠管理器里头, 针对高速信号层(像顶层延伸至内层这种情况)去增添专门的反焊盘。对过孔属性进行选择权责操作, 于“Pad Stack”这个范畴之内, 把非连接层的焊盘直径设定为0.6mm, 其尺寸比过孔焊盘要大0.2mm。

2. 在地过孔阵列放置于过孔周围时, 控制其间的间距在40mil以内, 通过右键选择“Via Stitching”, 设定网格间距为30mil, 而后软件会自动进行填充。

3. 于关键信号(像DDR时钟线这般)运用背钻工艺, 于设计规则里勾选“Backdrill”, 将钻孔深度确切设定以精准达至信号层底部, 使钻头直径相较于过孔大4mil。

【新手避坑】

频繁遭遇的报错情况是: 背钻之后信号路径出现断开状况, 其缘由在于背钻时深度的计算发生了错误, 导致钻孔钻到了信号层的内部位置。能够进行快速解决的办法是: 于Gerber文件当中单独去生成背钻层, 接着使用测量工具来确认深度跟层叠文件保持一致, 并且将误差控制在正负2mil范围之内。

电源层平面分割:用铜皮替代走线

若是直接于电源层进行拉长走线从而给多个芯片供电, 那么就会致使平面电流密度出现不均的情况, 进而引发地弹噪声。经过实测, 电源平面分割间距设定为30mil, 再配合去耦电容布局, 能够把电源噪声由120mV压低至45mV。

操作步骤:

1. 于电源层借助“Polygon Pour”来绘制出完整的铜皮, 接着经由“Slice Plane”工具顺着芯片供电区域展开切割 , 将切割线的宽度设定为30mil, 以此避免出现锐角转弯的情况, 在转角的位置采用45度的倒角。

2. 于各个芯片电源引脚旁边放置那种由0.1μF以及10μF结合而成的电容, 将电容和引脚之间的间距把控在150mil范围以内。电容接地孔到焊盘的距离不要超出50mil。

3. 对地平面的模拟区域以及数字区域进行桥接操作, 要在两者的分割线中间留出宽度为20mil的铜皮通道, 以此来实现两个地平面之间的连接, 之后再运用线宽为20mil的走线方式, 将通道的两端引出。

【新手避坑】

经常出现的报错情况为: 分割之后彼此相邻的芯片信号互相产生的串扰状况非常严重。而引致这种情况出现是由于, 切割线与信号过孔之间的距离太过接近了, 继而产生了耦合环路。能够快速实现解决办法的措施是: 需把所有各个信号分布的过孔,统一进行移动, 使其到达离切割线最少为50mil的距离之外, 于上述这条切割线的两侧, 分别各添加一排用于接地的过孔。

适用场景与替代方案

这套方法, 对于4层以及4层以上的PCB, 在信号频率处于1GHz以下的时候, 效果显著。要是板层仅仅只有两层, 又或者信号频率超过了10GHz, 那么上面提到的参数, 就需要重新进行调整。建议先使用仿真软件去跑S参数, 又或者直接采购专业的高速板材, 比如说Rogers 4350B, 而走线工艺则要交给工厂, 依据阻抗文件来生产, 不建议采用手工布线。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4242.html

相关推荐
2026-06-17

亲身经历实测Altium Designer 21.6版本, 遭遇过因钻孔文件偏移致使板子报废的极大困境, 新手只要依…

2026-06-17

经本人实际测试, 欧姆龙CP1H以及西门子S7 – 1200这两套系统, 曾遇到变量地址不相对应、数据块…

2026-06-17

经本人实际测试Cadence 17.2 – 2019这个版本, 曾遭遇过原理图符号跟PCB封装不相匹配的状况。…

2026-06-17

经本人实际测试Altium Designer的24.2.1版本, 曾遭遇差分对等长布线致使时序出现混乱, 且过孔阻抗不…

2026-06-17

于我个人而言, 对Cadence 17.4版本进行了实际测试, 在此过程中, 遭遇过诸如元件飞线处于无法对齐状…

2026-06-17

本人实际测试了Altium Designer 22版本, 踩过了铺铜之后出现短路的坑, 踩过了差分线对不齐的坑, 踩…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片