Mentor Xpedition 实战设置 新手避开这3个坑就行

本人亲自进行了Mentor Xpedition VX.2.14的实测, 遇到过封装库映射失败的状况, 也遭遇过扇出报错的境地, 新手只要依照步骤一步步去开展操作, 便能够轻易地躲开这类常见的问题。

项目启动前的库路径配置

当把软件打开之后, 先不要急忙着去构建原理图, 首个步骤需要点击主菜单 Setup , 接着点击 Project Integration , 然后再点击 Library Manager。在这个地方添加你本地的中心库路径, 路径之中不能带有中文以及空格, 不然的话后续同步就会直接出现卡死的情况。路径选好后点 Apply，再点 OK。

【新手避坑】

报错常见情况为: Library not found。核心缘由在于: 路径里面采用了中文或者网络盘映射。解决的办法是: 将其改成纯英文路径, 像 C:LibMyProject 这样, 随后重新添加一回。

进入第二步, 前往 Setup , 接着进入 Settings 里头的 General 这边, 把 Design Name 进行更改, 改成你自己的项目名。这一步会对后续所会生成的全部文件前缀起到决定性作用, 要是不进行更改的话, 默认的名称是 Untitled , 到了后期管理起来会显得格外混乱。

【新手避坑】

报错呈现的情况是: 在进行Gerber生成操作之际, 存在文件出现重名进而发生覆盖之类的状况, 其缘由在于设计的名字未曾进行更改, 存在多个版本均被称作Untitled , 解决的办法是: 当项目开启初始阶段就要确定好名称, 不可以在中途进行更改, 不然与之关联的网表以及钻孔文件都必须重新去生成。

首先, 第三步要在 Setup → Settings → Technology 当中, 将 Layer Setup 的叠层结构配置妥当。对于 4 层板的情况, 就设定为 4 层；要是是 6 层的 , 那就设定为 6 层 , 千万不要多设置空层。设置完成以后呢 , 点击 Save , 使之在中心库的层文件里面。

【新手避坑】

如下呈现报错相关情况: 阻抗所计算得出的线宽跟实际板厂反馈呈现出不一致的状况。其原因在于叠层介质厚度进行设置时缺乏正确性。针对上述情况给出解决办法: 前往PCB板厂的官网, 以免费的方式下载他们所提供的叠层参数表, 将其直接填至Dielectric Thickness栏中, 切勿凭借自行估计。

扇出和布线时的参数调优

在进行扇出操作之际先对关键参数予以调整, 进入到 Route , 接着进入 Route Settings , 随后进入 Fanout , 将 Maximum Via Count 设置成 200 , 此数值乃是最优推荐值, 若设置得太小则 BGA 扇出会不完整, 若设置得太大则电脑计算速度会变慢并且还容易出现跑飞情况。原因十分单纯, 200就是那个在运行EDA工序之时, 于不存在卡死状况因而可以较为稳定向前推进的背景当中, 最后面得出的、针对该BGA256型号芯片来讲的那种数量上限的经验数值。

【新手避坑】

有这样一种报错现象, 即扇出操作进行到一半的时候出现报错, 报错提示为 Out of memory。之所以会出现这种情况, 原因在于 Maximum Via Count 被设置成了 999 , 如此一来软件就直接出现了内存溢出的状况。关于解决这一问题的办法是, 先将其降到 150 运行一次 , 要是扇出实现了成功 , 那么再缓缓地加到 200 , 而不要一次就直接拉到最终值。

来阐述当下两种实行操作人员直接动手去做的可行性方法的对照情况。其中, 方案A是借助自动化手段进行扇出操作: 点击Route选项, 接着点击Auto Route选项, 再点击当中的Fanout选项, 选取BGA类型的器件, 之后点击开始按钮。方案B则是通过手动方式从旁协助进行扇出流程: 起先借助自动化操作走过80%的操作步骤, 剩余20%处于边角且布线较密集的区域采用手动牵引线路并添加过孔孔元器件的方式来完成。适合电源以及地网络并非复杂的板子的方案A, 用时较短然而碰到高压区易于出现差错。适合混合信号板的方案B, 例如模拟地与数字地需分开进行处理的场景, 虽说会多花费半小时, 可是后期的SI仿真能够少修改两轮。

【新手避坑】

报错的情况呈现为, 在自动扇出之后, 过孔被打在了那个禁止布线的区域。其缘由在于, Fanout Keepout并没有进行设置。解决的办法是, 先在Route Settings范围之内勾选出Respect Keepout选项, 而后在Place这个操作范畴里, 进入到Keepout这一选项部分, 绘制好禁止布线区域的形状。

末尾的那一个高频的完整的报错是, Errors这个词存在, 42条通路未能成功生成, 再加上Warning这个词所代表的信号网络不匹配这种情况。而一站式解决流程是这样的, 第一步, 回到Library Manager当中查看封装里焊盘编号与原理图引脚号是不是一致的, 要是不一致那就重新进行匹配。首先是第二步, 于 Setup → Net Properties 之中, 将全部 Unused 网络转变为 Fixed。紧接着是第三步, 把所有报错过孔移除, 接着再次运行扇出操作，先是运行低速网络的扇出, 随后运转高速网络的扇出。进行完这一系列流程之后, 99%的扇出报错全都可以清除掉。

上述方法于两层板以及四层板之上进行实测时是有效的, 然而要是你的板子层数超过十二层, 又或者在叠层当中运用了埋盲孔工艺, 那么自动扇出便不太适宜使用了。针对这种情形, 建议换成 Manual Routing 并配合 Hdi 参数, 手动一根一根地去拉高速线, 以牺牲效率的方式来换取可靠性。