技术文档 2026年06月2日
0 收藏 0 点赞 979 浏览 1883 个字
摘要 :

自己实际测试了Altium Designer 22软件, 遭遇过元器件引脚胡乱飞动、网络标号无法对上的状况, 刚刚接触且经验不足的新手按照步骤逐个去操作, 便能够轻易躲开这类经常出现……

自己实际测试了Altium Designer 22软件, 遭遇过元器件引脚胡乱飞动、网络标号无法对上的状况, 刚刚接触且经验不足的新手按照步骤逐个去操作, 便能够轻易躲开这类经常出现的毛病。

第一步:新建项目与原理图图纸设置

自将软件予以打开之后, 于菜单栏那儿点击File, 接着点击New, 随后点击Project, 从中挑选PCB Project, 进而创建一个不含有任何内容的新项目。接着于项目栏那儿, 将鼠标右键加以点击, 进而选择Add New to Project这个选项, 再从中挑选Schematic, 以此来创建原理图文件, 使得原理图页面得以进入。刚进入原理图页, 首先借助快捷键D+O把文档选项给调出, 紧接着把图纸大小设定成A4。然后将网格捕捉设定成10mil, 凭借如此这般的操作, 元件在摆放时便不会出现错位的状况。

【新手需防坑】不少新手径直于默认的A3图纸之上绘图, 在进行打印或者转成PDF之际会出现缩放比例的状况, 致使引脚间距全然错乱。在此建议固定采用A4图纸, 于导出时选取100%的比例, 如此便不会产生引脚对不上的情形。

第二步:原理图元件的放置与属性修改

按下快捷键P与P来将元器件库打开, 于搜索框之中输入核心元件型号, 举例来说像LM358, 通过双击进而拖拽使其位于图纸之上。

【新手需防入坑】, 常见的报错情形为, 元件放置完毕之后发觉, 引脚编号及其封装并不相契合, 举例而言, 符号所对应的是一号脚接地这一情况, 然而在封装当中与之对应的却是八号脚。其缘由在于, 所调用的原理图符号以及PCB封装库并不匹配。解决的办法是, 在放置元件之前, 通过右键选择Properties, 进而查看引脚映射表, 以此来确认引脚号保持一致。

第三步:网络标号电气连接

以快捷键P与W组合来调出电路中的导线模式, 将紧挨着的元件的引脚相互连接起来。当碰到那种需要跨越页面进行连接的线路信号时, 按下P与N组合键来放置网络标号, 像VCC以及GND这类都是;要保证名称在各个方面都完全相同, 包含大小写方面。

新手要避开坑, 最令人生烦的报错为网络标号明明是一样的, 然而在编译时却被提示未连接, 核心缘由是标号里混入了空格或者特殊字符, 比如说你写的样子是“VCC_5V”, 可是标准库里仅有“VCC5V”, 解决的办法是统一采用下划线来连接, 推荐运用VCC_3.3V这种格式, 以此避免出现歧义, 同时还能够兼容后续的仿真。

第四步:ERC电气规则检查

绘制完全部连接之后, 依照快捷键T和C来运行电气规则检查。于弹窗内勾选全部规则, 像未连接的引脚、重复的网络标号这类。检查的结果会列出错误列表, 双击错误项会自动跳转到问题所在位置。一种高频出现的报错是Duplicate Net Names, 其缘由是两个不同的电源使用了相同的标号。

【新手需防入坑】, 当碰到Duplicate Net Names这种情况时, 千万别盲目去删标号。首先, 端详原理图之中, 瞧瞧是不是存在两个VCC网络, 然而其电压却并不相同, 像是, 出现了3.3V与5V混合使用的状况。解决步骤如下, 开启Project Options选项中的Error Reporting板块, 将重复网络标号报错转变为警告, 紧接手动核查所有VCC所处位置, 进行区分并添加后缀表达, 像VCC_3V3以及VCC_5V这样的形式。

第五步:生成网络表与同步PCB

按下快捷键D与P, 以此调出网络表生成窗口, 从其中选择Protel格式, 导出之后它会自动加载至PCB页面。如果同步出现失败状况, 经常所见的原因是封装未能找到。在这个时候打开Footprint Manager, 手动去关联正确的封装, 犹如将SOIC – 8替换成DIP – 8。

【新手防错】, 同步时出现Footprint not found错误, 别着急着重装库。先到Libraries面板搜寻对应封装,要是库里确实不存在, 借助IPC Footprint Wizard快速生成, 输入引脚数以及间距, 5分钟就能完成。选择SOIC – 8封装, 相较于选择DIP – 8, 对于现代电路板而言更具适配性, 这是由于贴片元件具备节省空间的特性, 并且散热效果良好。

拿两种方案作对比, DIP封装而言, 它适合手工焊接以及原型验证, 然而其缺点是占面积大;就SOIC封装来讲, 适合批量生产, 不过手工焊接难度高。给出建议, 在原型阶段采用DIP, 批量打样的时候换成SOIC, 成本能降低30%。

这种方法对多层板或者高频电路而言并不适用, 原因在于其中寄生电容以及阻抗控制并未被考虑进去。要是绘制高速信号的话, 建议更换为Cadence Allegro, 并且搭配HyperLynx去做信号完整性仿真, 如此才能够确保板子工作处于稳定状态。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4097.html

相关推荐
2026-06-03

曾亲身测试 IPC – 7351B 标准, 还试用多款国产 EDA 软件, 经历过因极性标识反标致使整板电容…

2026-06-03

实测Altium Designer 22.0版本, 经历了封装画错大坑, 还遭遇了DRC报错众多情况, 打板后又出现短路问…

2026-06-03

我亲自进行了华为S5700系列交换机与Windows Server 2019环境的测试, 遇到过在网络重命名之后全网出…

2026-06-03

我亲自测试了iOS 17.5.1系统, 遭遇过快捷指令“无法运行”以及“权限闪退”这些状况, 对于新手而言, 只…

2026-06-03

曾经我亲自测试Cadence Virtuoso IC6.1.7版本, 使其与TSMC 28nm工艺的PDK互相配合, 期间遭遇了菜单…

2026-06-03

此为本人实际测试得出的情况, 针对四层FR – 4板材于0.6mm小间距过孔阵列之时, 曾踩过板材边缘…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片