技术文档 2026年06月1日
0 收藏 0 点赞 1,396 浏览 1984 个字
摘要 :

我亲自测试了Altium Designer 22.0.8这个版本, 经历过铺铜之后铜皮产生翘起情况, 遇到过焊接之时出现起泡现象, 碰到过信号遭受干扰这类状况, 新手依照步骤一步步去操作, ……

我亲自测试了Altium Designer 22.0.8这个版本, 经历过铺铜之后铜皮产生翘起情况, 遇到过焊接之时出现起泡现象, 碰到过信号遭受干扰这类状况, 新手依照步骤一步步去操作, 便能够轻松躲开这类常见的问题。

铺铜参数设置决定成败

当把那个名叫PCB的文件给打开之后, 首先要做的头一件事就是去设置铺铜方面的参数。然后呢, 要去点击一下菜单栏那里的Place → Polygon Pour, 此时于弹出的对话框之内主要着重设置三个相关的位置。其中, Layer要去选择你打算进行铺铜操作的那一层, 就好比是Top Layer或者Bottom Layer一样的类型。选择 Pour Over 的 All Same Net Objects, 如此一来, 铜皮会自行覆盖处在同网络的焊盘以及过孔, 防止后续出现连接非良的状况。极为关键之点在于, 一定要勾选 Remove Dead Copper, 它会自动将那些呈孤岛状的铜皮给移除掉, 从而减少信号反射以及天线效应。

新手避坑

好多人并未勾选Remove Dead Copper, 进而致使板子上面涌现诸多悬浮铜块, 造成信号串扰极为严重, 并且在焊接的时候铜皮出现脱落现象。在实际的测试当中, 我曾见到过一块板子由于这个问题而报错 “Unconnected Copper Island Detected”, DFM检查直接呈现红色。解决办法相当简单: 勾选之后再次进行铺铜, 通过Ctril+D刷新一下视图便能够看到孤铜被自动删除掉了。

铺铜间距和连接方式怎么选

紧接着要进行Connect to Net以及Gap参数的设置。对于铺铜网络而言, 通常会选择GND。而Gap值方面, 推荐的是0.3mm, 此值既能确保电气间隙, 又不至于使铜皮过于细薄从而容易出现断裂的情况。Connection Style选择Direct Connect, 即直接连接, 它相较于Relief Connect散热更佳, 特别适宜大电流场景, 不过在焊接密集引脚的时候需留意散热平衡。

新手避坑

间隙设置得过小要是像0.15毫米那样, 进行加工期间极易出现铜皮短路的情况, 返修需要的比率非常之高,我碰到过有顾客使用间距为0.15毫米的板子, 在波峰焊之后GND铜皮与相邻的信号线直接黏连在一起, 整块板子不得不报废, 将其改成0.3毫米之后, 问题得以解决,连接方式选择为Relief Connect会致使GND焊盘散热变得很慢, 在手工焊接的时候虚焊的情况增多, 特别是QFN封装这种情况格外显著。

两种铺铜方案实测对比

针对整板实心铺铜与网格铺铜这两种方案, 我曾做过对比。整板实心铺铜具备导热速度高、屏蔽效果佳的特性, 颇为适宜高频信号以及模拟电路, 然而在焊接大面积铜皮之际, 极易出现起泡现象。网格铺铜拥有透气性优良、铜皮附着稳固的优势, 适合大电流走线以及散热需求较高的功率板, 不过一旦网格线宽与间距的设置存在不妥之处, 便会产生寄生电容。

拿一块 DC – DC 电源板来讲, 铺上实心铜之后, MOS 管焊盘那儿的温度竟然高达 280°C, 结果铜皮直接就鼓包了;之后换成了网格铺铜, 线宽是 0.3mm、间距为 0.5mm, 焊接的时候温度稳稳地保持在 230°C, 再也没有出现起泡的状况。具体该怎么选择考量呢: 高频信号板的话优先采用实心铺铜, 功率板或者双层板则优先选择网格铺铜。

【新手避坑】

网格铺铜的线宽, 其规定是不能小于0.2mm, 要是小于了这个线宽值, 那么在蚀刻的时候, 就容易出现断线的情况, 断线一旦发生, 就会导致铜皮成片缺失。我曾经踩过线宽0.15mm的坑, 当时10块样板里面有8块出现了断铜现象, 后来重新制作改到0.3mm, 实现了一次通过。

遇到铺铜报错怎么处理

有一回, 我铺完铜之后, DRC出现报错, 显示“Polygon Pour Not Connected to Net”, 经过检查, 发现铺铜的那个区域和GND网络之间存在着0.1mm的间距, 实际上, 铜皮跟焊盘之间根本就没有连接上。破解进程: 首步, 双击铺铜范围, 验证Net选取无误 ; 其二步, 核查Gap参数, 保证不超过焊盘间距。 三步, 借由Tools → DRC Check运行一回, 点开报错条目, 系统会高亮明示断开部位。 第四步, 手动牵拉一根5mil宽的走线连接断开处,或者径直缩小Gap至0.2mm后再度铺铜。 整套操控5分钟内达成,DRC归零。

【新手避坑】

要是铺铜之后DRC给出 “Starved Thermal” 的提示, 那就表明铜皮与焊盘相连接的部位过于狭窄。通常出现这种情况的缘由是, 铺铜所设置的Width参数设定得太小, 就好比设成了0.1mm, 致使连接线细至如同头发丝一般粗细。若将其改成0.3mm以上, 问题便会自行消失。

对于极高频射频板, 本方法并不适用, 像5GHz逾上的射频线路, 网格铺铜所产生的寄生电容会对阻抗匹配造成影响, 在这种情形下, 应当改用实心铺铜并与地孔阵列相配合。优先采用正片铺铜并配合铜皮挖空处理,以此作为替代方案, 信号质量会更具保障。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4079.html

相关推荐
2026-06-04

是我亲自进行了 Altium Designer 24.2 版本的实测, 遭遇过因差分对阻抗失去控制而致使整块板子通讯…

2026-06-04

以下这段经历发生在我身上, 当时我实际测试了Calibre 2023.3版本, 在进行批量DRC排查的时候, 遭遇过…

2026-06-04

自己实际测试了Allegro 17.2版本, 遇到过最令人头疼的DRC报错情况, 还有走线卡顿的问题, 新手依照步…

2026-06-04

本人实际测试了Altium Designer 22.5.1版本, 踩过因QFP – 44封装焊盘尺寸设置错误而致使连锡…

2026-06-03

曾亲身测试 IPC – 7351B 标准, 还试用多款国产 EDA 软件, 经历过因极性标识反标致使整板电容…

2026-06-03

实测Altium Designer 22.0版本, 经历了封装画错大坑, 还遭遇了DRC报错众多情况, 打板后又出现短路问…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片