QFP封装焊盘制作实操：避开连锡和虚焊的步骤参数

本人实际测试了Altium Designer 22.5.1版本, 踩过因QFP – 44封装焊盘尺寸设置错误而致使连锡虚焊的坑, 新手依照步骤一步步去操作, 便能够轻松躲开这类常见问题。

焊盘尺寸与钢网开口设置

一开始要将封装库编辑器打开, 接着把QFP – 44的焊盘选中, 随后进入到Properties面板之中。在此存在着一个关键的操作行为: 需要把焊盘的宽度设定成为0.30mm, 同时要将长度设定成为1.50mm。而这乃是面对1.27mm pitch的QFP封装所给出的最佳推荐数值。原因十分单纯: 宽度为0.30mm的情况下, 能够确保在所进行焊接之时, 锡膏实现优质的润湿效果, 并且不会出现导致线路短路的连锡状况, 长度为1.50mm的情形下, 会给焊盘留出足以满足爬锡需求的空间, 进而防止出现焊点不牢固的虚焊现象。

前往Tools菜单那儿, 寻找到Pad Transition功能, 将焊盘由圆形转变为矩形。矩形焊盘在焊接面积方面的控制更为精准, 尤其是针对细间距封装而言, 能够极大程度地降低连锡率。

【新手需防】常见出错情况: 把焊盘设置成圆形之后, 在进行焊接时锡膏会自然而然地收缩成为球状, 进而致使相邻引脚之间锡桥出现短路现象。关键缘由: 圆形焊盘的边距并不均匀。处理办法: 马上把焊盘形状变更为矩形, 并且维持长宽比处于5:1左右。

阻焊层与走线规划

转变至Top Layer, 将各类焊盘全部框选起来后, 于Properties里把阻焊层Solder Mask Expansion设定成0.10mm。此数值不可随意予以更改, 要是低于0.05mm就会出现漏铜氧化的状况, 要是高于0.15mm那么焊盘间距就会过窄, 在回流焊的时候易于发生连锡现象。

这边给出两种实操方案作比较: 其中一种方案是, 走线从焊盘根部径直拉出, 这种适合信号线, 其电阻是最小的状态；另外一个方案是, 走线从焊盘末端以45度角进行引出, 此方案适合电源线, 能够减少因热传导不均匀而致使的虚焊情况。要是PCB空间比较紧凑, 那么选择方案二会更加稳妥些。

新手需避坑, 常见的报错是, 走线径直穿过焊盘中央, 致使焊盘被切割这样一来, 焊接之际锡膏没法完整覆盖。核心的原因是, 忽略了焊盘的完整性。解决的办法是, 走线得从焊盘末端引出, 并且距离焊盘边缘要保持至少0.15mm的安全间距。

钢网文件生成与验证

当完成布局之后, 便生成Gerber文件, 于Output Jobs当中勾选Solder Paste Top层, 进而导出钢网文件, 接着开展一次关键检查, 也就是把钢网文件导入CAM350之内, 针对焊盘开口尺寸予以测量。通过实际测量发现, 要是钢网开口的宽度超出了焊盘宽度的百分之八十, 那么在回流焊之后, 锡膏就会出现溢出的情况, 进而导致连锡这种现象产生。

在这个时候, 将会出现那种频率很高的、呈现出完整状态的报错情况: 焊膏重叠警告——焊盘与相邻的焊盘相互重叠了, 其重叠的距离为0.05毫米。具体完整解决流程如下, 回到Altium, 于Tools菜单里选取IPC Footprint Wizard, 把焊盘间距调整成1.27mm, 与此同时将钢网开口宽度锁定为0.24mm, , 长度维持1.20mm。保存之后再导入CAM350, 报错随即消失。

【新手需避之坑】常见的报错情况为: 在CAM350里出现Copper Sliver的报错, 也就是焊盘之间存在铜碎片。其核心的原因在于: 阻焊层的开口跟焊盘的间距相互不匹配。采取的解决办法是, 于Altium里面执行Design, 接着选择Rules, 再选择Manufacturing, 把Solder Mask Clearance设置成0.10mm, 将Minimum Solder Mask Sliver设置成0.15mm, 随后重新生成Gerber就行。

这一套方法, 并不适用于BGA封装, 也不适用于pitch小于0.5mm的QFN封装,原因在于, 这类封装, 需要更为复杂的焊盘开窗, 以及更为复杂的钢网厚度计算。备用的方案乃是采用IPC – 7351B标准库, 直接去调用已经验证过的封装, 或者把焊盘设置成椭圆形并且搭配上0.08mm的钢网厚度, 如此能够有效地降低虚焊的风险。