PCB设计常见错误避坑指南：本人实测三步解决电路板打样失败问题

亲测Altium Designer 22的版本, 曾因电源线纤细、地线回路繁杂致使板子冒起烟雾, 趟了这坑, 新手按照步骤逐一来操作, 便可轻易躲开此类常见的问题。

第一步电源网络宽度设置

开启 PCB 文件, 点选菜单栏里的“设计”, 接着选择“规则”, 再选“Routing”, 然后选“Width”。于“所有网络”这一基础之上, 增添一项专门针对电源网络的规则内容, 将其名称设定为“PWR_Width”。点击选中这一条规则, 在下方的“最小宽度”“首选宽度”“最大宽度”当中, 依次填入 0.5mm、1.2mm、2.0mm。要特别留意, 在“查询语句”的地方, 需输入 InNet(‘VCC’) 或者 InNet(‘GND’) , 不然的话, 规则便不会生效。

新手要躲开不好的情况, 刚开始接触的时候, 最容易出现的错误就是, 忘记着手把查询语句给改变成电源网络专门所属的那种状态, 进而发生致使规则依旧适用于全部线路的状况, 接着就弹出错误提示说“设计规则检查未能成功通过”。一旦遇见这样的情形, 要用鼠标右键去点击“PWR_Width”这个内容, 选择“Properties”这一项, 再次去检查“Where The Object Matches”这一栏目, 确定其是“Net”并且填写上正确无误的网络名称。

第二步地线覆铜与星型接地实操

先执行菜单栏里的“放置”, 接着选择“多边形覆铜”, 其快捷键是P再加G。然后在属性面板当中, 设定“层”为Top Layer, “连接方式”选用“Direct Connect”。关键的技巧在于, 覆铜区域仅仅框选整个板子的外轮廓, 并且在该轮廓之内留出数字信号区域, 通过Keepout Layer画线进行隔离。在参数方面, 覆铜“网格大小”设定成0.3mm, “走线宽度”为0.3mm。

对于新手来说要避开这样一种覆铜后的问题, 在有人覆板子上实施过覆铜以后出现短路这种情况了, 怎么回事, 那是源于忘记去做勾选叫 “去除死铜” 这个选项这个举动, 这时候要在属性面板当中去找名为 “ Remove Dead Copper ”玩意儿的时候去找到它并完成打勾才行, 还有一种在高频电路设计场景当中常频频高风险显现会提示情况那就是报错, 具体呢就是在板子覆铜以后再进行编译操作的时候提示 “ Un – Routed Net ” 这样的状况, 出现这样问题根源是什么, 原因是覆铜边界跟电源网络之间并未实现连通, 针对这种情况的解决办法是这样的, 要做的是先双击覆铜区域, 接着在出现的显示为 “网络” 的下拉菜单那里手动去指定设置为GND, 随后实施操作执行从 “工具” 菜单里找到 “多边形填充” 这个功能选项然后点击 “重新填充所有”, 此处可用的快捷键是T加上G再加上R。

关键参数有推荐值: 对于双层板, , 在高频那个区域, 地线覆铜网格尺寸设定为0.2mm, 而行走线宽度也是0.2mm, 其理由在于, , 这个参数能够兼顾信号完整性以及散热, 假如果网格过大的话, 就会造成地回路面阻抗增大, 要是过小的话, 那么铜皮就容易脱落。

两种实操方案对比：

方案A: 将整块板子作统一覆铜处理, 且不区分模拟区域与数字区域——其具有操作速度较快的优点, 更适用于那种只包含数字电路的电路板情形；可它也存在着不利于模拟地与数字地交流运行的弊端, 像是小信号放大板就较容易出现底噪情况。

方案B: 将模拟地以及数字地进行分开覆铜, 采取单点连接的方式, 其优点在于能够隔离干扰, 适用于混合信号板, 缺点则是设计周期较为漫长, 需要手动去添加0欧电阻或者磁珠进行跨接。

存在这么一种取舍逻辑, 当面对某一种情况时, 假如板子上面存在运放或者ADC,那么就一定要采用方案B, 不然的话, 信号质量就没办法得到保证。

第三步晶振走线与去耦电容放置

开启PCB库文档, 调出晶振的封装, 将电容在晶振跟芯片的管脚之间进行放置, 并且距离芯片管脚不超过5mm。走线首先选走顶层, 防止在晶振下方去走其他的信号线。执行“布线”指令, 把线宽统一设定为0.25mm, 让走线的长度尽可能短并且对称。

【新手防错】高频冒出“DRC 违反: 丝印与铜皮净空违规”的警告, 之所以这样是由于晶振丝印边框和铜皮之间的距离不够。应对举措: 开启“设计”→“规则”→“制造”→“丝印与铜皮净空”, 把最小值从默认的 0.2 毫米调整为 0.15 毫米后, 再重新开展 DRC 检验。

高频完整报错解决流程是这样的: 上报错信息为“Net GND has multiple names” , 其原因在于原理图里接地符号网络名有着前后不一致的情形, 举个例子, 其中一部分采用的是“GND” , 而另外一部分采用的却是“AGND”。一站式流程是这样的: 于原理图界面依照快捷键D+P , 将项目管理器予以打开 , 从中找见“Compile”选项对着整个工程进行编译 , 编译日志会把所有重复网络都列举出来。接着在报错条目上点击右键, 选择点击“Navigate to”, 以此定位到具体的元件, 随后将接地符号全都统一更改为“GND”。在重新编译且没有错误之后, 再更新从而到PCB。

因为这类板子电源平面分配靠内层铺铜, 绕开表层走线限制, 所以这套方法不适用于四层及以上高密度板, 替代方案是直接用电源层分割替代加粗走线, 新手刚开始先练好双层板, 再挑战多层。