我亲身进行了 Cadence 17.4 的实测,还包括 Mentor Xpedition 2.7 以及 Altium Designer 22 的实测,在此过程中,遇到了原理图库不具有兼容性,封装更新遭遇失败,还有 D……
我亲身进行了 Cadence 17.4 的实测,还包括 Mentor Xpedition 2.7 以及 Altium Designer 22 的实测,在此过程中,遇到了原理图库不具有兼容性,封装更新遭遇失败,还有 DRC 出现误报这般的状况,对于新手而言,只要依照步骤逐个进行操作,便能够较为轻松地躲开这类常见的问题。
新手如何快速上手EDA工具对比
搭建统一的测试环境,这是实测对比的第一步。我提议在虚拟机里头安装三款软件,统一运用Windows 10 LTSC 2021系统,并且分配起码8GB内存。先去安装Cadence 17.4,留意安装路径里不能含有中文或者空格,许可证服务器地址填“localhost”。紧随着去开展Mentor Xpedition的安装操作,将安装类型选定为“Complete”,在完成安装之后一定要去运行“MGLS_LICENSE_FILE”环境变量配置工具。最终进行Altium Designer的安装,于安装期间把所有“Participate in improvement program”选项的勾选予以取消。
【新手避坑】
倘若安装完毕后软件没法启动,一般来讲是许可证服务没启动或者环境变量产生冲突。去检查Cadence的“License Manager”服务状态;针对于Mentor,在CMD当中输入“mgcld -status”来查看服务;Altium的问题大多源自防火墙拦截,得要在防火墙里为“X2.exe”以及“X2EntServer.exe”添加出站规则。
第二个极为关键的严格步骤是引入同一个进行测试的工程,我从GitHub那儿获取了涵盖“STM32F407核心板”的名为“开源项目”的内容,其文件格式是属于Altium的“.PcbDoc”以及“.SchDoc”,在Altium这个软件里直接将其打开便可以了。在Cadence里,要运用“File -> Import -> Altium Designer”转换器,进行转换之际,要把线宽单位设定为mil,且勾选“Create pads from shapes”。在Mentor中,操作更为繁杂,需领先使用“Translators”工具来生成中间文件,接着通过“File -> Import”予以导入。
【新手避坑】
于转换进程里最为常见的差错乃是封装遗失或者网络表有误。Cadence转换完毕后得马上核验“Allegro PCB Editor”之中的封装管理器;Mentor导入之后切莫不执行“Forward Annotation”来同步原理图与PCB。原理图符号引脚编号不相匹配乃是致使网络表有误的根源所在,需手动于原理图库里加以校对。
EDA工具原理图设计功能对比
项目起点在于原理图设计,三款工具的逻辑有着显著差异。在Cadence里绘制原理图,核心操作是在“Capture CIS”中达成的。放置元件需运用“Place -> Part”,其所调用的库路径是“C:CadenceSPB_17.4toolscapturelibrary”。进行连线务必使用“Place -> Wire”而非“Place -> Line”,不然就无法生成网络。有一个关键的参数,它是栅格尺寸,其推荐设置为10,如此这般能够确保引脚实现对齐,进而避免产生多余的电气节点。
【新手避坑】
新手时常会犯的错误在于用“Line”去画导线,进而致使后期网表呈现为空的状态。另外还有一个高频出现的报错是“Off-grid pin”,这是源于元件引脚没有对齐到栅格所造成的。解决的办法是先选中所有元件,然后右键点击“Align -> Align to Grid”。对于复杂的IC而言,强烈建议运用Split Part功能把元件依据功能模块分开来绘制这般,那样能够大幅度提升图纸的可读性。
Mentor以及Altium于原理图设计方面更着重于效率,在Mentor的“DxDesigner”里,复用电路模块属于一大突出的点处,挑选出一个已然完成的功能电路,点击“Create Block Symbol”,便能够生成可以复用的逻辑符号,Altium的“Sch Inspector”面板给出了全局参数修改功能,像是批量去修改所有电阻的阻值。针对于中小型的项目而言,Altium所具备的集成库管理以及在线搜索元件方面的功能,其优势是极为显著的,然而,针对那些有着严格版本管理需求以及团队协作要求的大型项目来讲,Mentor的中央库以及流程管控则显得更为可靠。
EDA工具PCB布局布线谁更强
进到 PCB 环节,差别愈发明显,于 Cadence Allegro 里,布局之前务必要设定好物理规则以及间距规则,点击“Setup -> Constraints -> Physical”,创建规则集“Default”,把线宽最小值设成 5mil,优选值为 8mil,最大值是 12mil,此值依据主流 PCB 厂家的工艺能力来设定,既能确保可靠性,又不会过度增添成本。通过“Place -> Manually”来调出元件以用于布局,再结合“Slide”以及“Spin”命令去进行微调。
【新手避坑】
ALlegro新手最为头疼的是飞线显示的问题,若是布局之后没看到飞线,那就检查“Display -> Show Rats -> All”是不是开启了;布线之际要是没办法走到目标层,那是因为过孔焊盘未作定义,得在“Setup -> Constraints -> Physical”里为规则增添过孔定义“VIA”。有一个完整的报错叫做“DRC ERROR: Short between shapes”,一般而言这是因为铜皮跟走线的间距不够,该问题的解决流程是,先查看报告以此来定位错误坐标 ,先去调大铜皮与走线的间距规则 ,再重新铺铜并且更新DRC。
Mentor的交互式布线与Altium的交互式布线相比较来看,Mentor运用的“Push and Shove”推挤功能,在高速高密度板里展现出卓越表现,它能够自动将障碍走线推开。然而Altium的“Interactive Routing”,配合“Shift+R”来切换绕线模式,对于新手而言更为友好。首先,在电源处理方面,Cadence具备最为强大的Shape Editor功能,它能够绘制拥有任意形状的铜皮,并且还可以进行动态避让,然而Altium的铺铜修复速度则更快。其次,对于射频或者高速信号而言,必须运用Cadence或者Mentor来开展严格的阻抗仿真以及拓扑规划,Altium在这一深度上则稍微有所不足。
就客观情形而言,这套对比方式是基于标准的高速数字电路板设计流程而形成的。在面对纯模拟电路或者超低频电路时,工具间的差异将会被缩小,就在这个时候,Altium的性价比优势便会突显出来。针对FPGA亦或是大型BGA封装的极端高密度设计而言,Cadence在约束管理以及3D叠层分析方面所具备的能力是不可被替代的。要是团队预算有限并且项目复杂度处于中等水平,那么从Altium开始着手是一种稳妥的选择,它的设计数据朝着更专业工具进行迁移的路径也是相对成熟的。工具终归应是伴随有着源自思想的延伸,清晰的电路设计所具备的思路,以及严谨的工程表现出来的惯用行径步骤,相比于任何软件所呈现的特性而言,都显得更为重要。
微信扫一扫
还没有评论呢,快来抢沙发~