技术文档 2026年04月9日
0 收藏 0 点赞 3,201 浏览 1555 个字
摘要 :

就本人实际测试AD20.0.8而言,在经历踩过敷铜之后死铜不会自动被移除,以及差分对绕线等长遭遇失败,以及规则优先级错乱致使短路却没有报错后这样的三种颇为糟糕的情况,……

就本人实际测试AD20.0.8而言,在经历踩过敷铜之后死铜不会自动被移除,以及差分对绕线等长遭遇失败,以及规则优先级错乱致使短路却没有报错后这样的三种颇为糟糕的情况,新手只要跟着既定步骤逐个、依次地去进行操作,便能够较为轻易地躲开这类平常、常见的问题。

敷铜死铜自动移除怎么设置

开通工具菜单,点按首选选项,于PCB Editor大类范畴内寻得General子页。勾选去除死铜复选框,一并把敷铜重建间隔设定成默认为50mil。关键参数举荐最优值是敷铜网格尺寸8mil,轨道宽度8mil。缘由是网格过细会致使大板卡顿,过粗则于BGA区域易于漏铜,8mil恰好适配主流0.5mm间距BGA的过孔间隙。

针对于新手而言,有需要避开的坑,常见的报错情况是,在进行敷铜操作之后,死铜仍然存在,又或者是整板敷铜却不显示。其核心原因在于,当你放置多边形敷铜时,在属性面板里,移除死铜这个选项未打勾,又或者是你运用了旧版本的灌铜命令。快速解决的办法是,先删除原有的敷铜,接着重新执行放置多边形敷铜的操作,在属性区一定要同时勾选移除死铜以及锁定原始形状,是这样的解决办法。

差分对等长绕线的两种方案对比

那方案A呢,它是手动绕线的方式,具体是按U之后再按T来激活那种交互式的绕线操作,通过按Tab键去调出属性,接着设定目标长度误差为正负5mil,绕线样式选择Mitered with arcs。而方案B呢,它是自动绕线的,是采用网络长度调节的办法,先是设置差分对内相位差小于等于1mil,然后再运行等长调整。有一种方案A,它适用于高速DDR这类对时序要求极为苛刻的板子,虽说耗时,然而却能够精准地控制每一段绕线的耦合间距;还有一种方案B,它适合USB、HDMI等常规差分对,速度比较快,可容易在绕线区域引入额外的串扰。

对于新手而言,要避免踩坑,在绕线之后,会发现两根线的长度差居然变得更大了。其核心原因在于,你没有锁定差分对的两根线,使其同时进行拖动,又或者在绕线的时候,没有启用推挤模式。解决的办法是,在PCB面板当中,先去创建差分对类,将两根网络分配给同一个差分对类,接着启动交互式差分对长度调节,用鼠标左键按住线尾进行拖动,这样就能够同步绕线了。

规则优先级混乱导致短路不报错

按下D、R这两个按键,从而进入到PCB规则和约束编辑器之中,在其左侧呈现的树状列表里面,能够看到一条条的规则。高频完整报错该种现象为:明明已经设置了线宽是6mil,然而实际进行走线的时候,却允许达到10mil,并且DRC也不会出现报错的情况。全程完备的一站式处理流程如下:其一,轻点规则优先级按钮,将Clearance规则拖拽至最顶部;其二,展开Routing大类之下的Width规则,把最小线宽设定为5mil,首选6mil,最大为10mil;其三,针对电源网络专门新建Power Width规则,设定优先选项为20mil,并将其优先级提升至首位。最终强制运行一回DRC,错误便会尽数显露。

当新手遭遇报错,规则面板呈现多条规则冲突状况,却不清哪个生效之情形时,核心缘由在于AD默认依据创建顺序来执行优先级,致使后创建的规则会将先创建的予以覆盖,解决方式是每逢新建规则之后,手动点开优先级对话框,把更为严格的规则拖动至上面。要养成如此习惯:在进行命名规则时添加数字前缀,像“01_AllClearance”“02_PowerClearance”这般。

本文所采用的方法,并不适用于AD18之前的旧版本,原因在于菜单路径与规则引擎存在较大程度的改动。倘若你使用的是AD16或更为老旧的版本,那么建议借助敷铜管理器手动去设置优先级,或者直接升级至AD20以上。在你的实际工作当中,另外还遭遇过哪种令人厌烦的AD报错呢?欢迎在评论区抛出来,我会帮你撰写一条与之对应的避坑步骤。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/3560.html

相关推荐
2026-07-10

我亲自实测了那款Altium Designer 22.0 , 遭遇过网表导入之后过孔尺寸变得杂乱无章、手动去修改花费…

2026-07-10

本人实际测试了Cadence Virtuoso 6.1.7, 经历过DRC报错率高达40%的那般具体实际操作时所碰到的难点,…

2026-07-10

经本人实际测试Cadence Allegro 17.4, 在信号完整性设置以及约束管理器映射方面踩过坑, 新手紧跟步…

2026-07-10

在智行者IC社区技术交流里, 不少开发者常常会陷入“代码能够运行就可以”这样的误区, 然而却忽略了底…

2026-07-09

本人实际测试了Simulink R2023a, 遇到过模型编译出现死锁以及求解器发生震荡这两个在具体实际操作过…

2026-07-09

此次是经由本人亲自进行测试, 针对Altium Designer 22版本与CAM350 10.6版本相配合之情况, 在那过程…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

底层重构升级,体验全面焕新

各位硬件工程师、电子爱好者大家好! 为提供更稳定、更高效的技术交流环境,智行者IC社区现已完成全站底层重构升级。本次升级全面优化网站版面布局、提速资源加载与下载通道,同时完善社区问答、资源分享、课程学习生态,大幅提升浏览与实操体验。地址为:https://www.zxzic.com 我们始终专注PCB设计、高速电路、嵌入式硬件、IC实战技术深耕,全力打造专业、纯粹、便捷的硬件技术交流聚集地,助力每一位学习者零基础入门、实战进阶、项目落地。

点击进入 我已知晓