电子工程师实战进阶：单片机ADC采样精度提升”避坑”指南

本人亲自测试了STM32CubeIDE V1.12.0，搭配的硬件平台是STM32F407VET6，曾遇到过ADC采样值大幅跳动变化、电源存在噪声干扰的误区与障碍，对于新手而言，只要依照步骤一步步去进行操作，便能够轻松地避开这类比较常见的问题。

ADC采样精度问题根源是什么

着手提升ADC精度，最先得从最为基础的硬件配置以及软件配置展开。诸多培训课程只是讲述库函数调用，然而却忽视了底层的原理配置，致使实际项目一旦运行起来数据就呈现出毛刺到处都是的状况。基准电压的稳定性，还有采样时钟与时长，是两个直接对精度起决定性作用的关键点，必须优先予以处理。

如何配置ADC底层参数最优

首要步骤，开启STM32CubeMX，于“Analog”选项卡之中挑选要运用的ADC通道，像ADC1-IN5这般的。点击“Configuration”标签，进而步入ADC1进行设置。

在精确的时钟之下，数字转换才能够推行，这里所推荐的ADCCLK时钟源的配置乃是PCLK2进行四分频。对于STM32F4而言，当系统的主频是168MHz的时候，PCLK2是84MHz，经过四分频之后变为21MHz。需要予以留意，ADCCLK千万不要超过36MHz这个上限，不然的话就会致使转换失效。进而把“Resolution”设定成12位，这乃是保障高精度量的根基。

【新手避坑】

常见现象：ADC转换值”溢出”，始终为0或4095。

原因关键在于，ADCCLK出现超频情况，或者采样时间太过短促，致使比较器根本来不及去完成采样行为。

应对举措：严谨依照ADCCLK ≤ 36MHz这一规则，查看采样周期即Sampling Time是不是小于芯片所要求的最小数值。

到第二步，于“Parameter Settings”里，去寻“Sampling Time”选项。因要应对我们平常会碰到的传感器阻抗较高或者PCB走线比较长从而引入的阻抗，所以必须得留出充足的电荷储存时间。相当多的通用场景当中，把“Channel 5”要采样的时间设定成480.5个ADC时钟周期，并非那个常用的默认值15.5个周期。

对于参数最优推荐值而言，其采样时间为480.5 Cycles，此样本时间大约是22.9 μs。

缘由是，较长的采样时间可确保ADC内部采样电容充分充电至输入信号电压，特别是在信号源阻抗高于10kΩ的情况下，能显著地减少系统误差，这属于从牺牲少量转换速率来换取更高精度的实用权衡。

【新手避坑】

现象常见为，采样值伴随负载变动，出现极为强烈的波动情况，呈现出具有规律的毛刺形态，并非源于传感器信号自身的改变。

核心原因在于，采样电容充电存在未完全的情况，然而软件却在尚未就绪的状态下读取了转换值，进而形成了“虚假稳定值”。

如何解决呢：不要一味地盲目去追求高速采样。针对于低频的模拟信号，像温度、压力这类，把采样时间优先提高到480.5 Cycles或者更高，这是低成本解决波动问题的首要办法和策略。这是首要的方案呀！

两种硬件滤波方案如何选择

第一道防线，是在CPU的ADC_GPIO引脚那里，对噪声进行抑制的硬件滤波。你得依据场景，在两种方案里做出取舍。

方案一：采取简单RC低通滤波方式。于ADC引脚之前串联一个阻值为100Ω的电阻，之后再朝着对地方向并联一个电容，其电容量是0.1μF也就是被称作104的电容。此方案是具备成本最低特性而且空间占用最小的方案，适合应用在信号频率低于1kHz并且对于成本极其敏感的场景当中。

有一种方案二，它是π型LC滤波，采用的是这样一种组合，包含10Ω电阻，还有2.2μH磁珠或者电感，以及10μF钽电容和0.1μF陶瓷电容，共同构成复合滤波网络。此种就是效果最好、抗干扰能力最为强大的方案，然而成本却更高，适用于电机驱动、无线射频模块等强噪声的环境，是靠近电源基准引脚的理想之选。

若是你的产品属于电池供电的携带方便的设备，还寻觅极致性价比，选取方案一则可；要是你的产品为工业控制板或者车载设备，且其工作环境繁杂，那么务必得选方案二，这可是确保数据长久稳定可靠无误的关键所在，关键之关键。

软件上如何校准与读取数据

第三步，于代码里头，除开常规的HAL库初始化之外，务必得加入ADC自校准，在main.c的ADC初始化函数MX_ADC1_Init()之后，紧接着去添加以下这般的代码：

if (HAL_ADCEx_Calibration_Start(&hadc1, ADC_SINGLE_ENDED) != HAL_OK) {
    Error_Handler();
}

这一步骤，能够对ADC内部比较器的直流偏移误差予以修正，它是提升12位ADC有效位，也就是ENOB的软件方面的关键所在。

【新手避坑】

对于高频的情况，会出现完整的报错现象，有两种情况，一种是ADC校准存在错误，另一种是在校准之后数据仍然存在固定的偏差。

关于一站式解决流程，其一，要通过用万用表实测，来检查 VDDA 供电电压是不是稳定处于 3.3V。其二，得确保在校准之时没有外部信号输入，比较妥当的做法是把 ADC 引脚接地或者接 VREF。其三，校准代码一定要在所有外设，尤其是 DMA 、定时器触发使能之前去执行，之后要防止对 ADC 模块进行断电，在低功耗模式下这点需要留意。

从客观的角度来讲，此方法着重于硬件设计以及底层驱动的精度方面的优化，它的核心之处在于借助调整采样率，连带软硬件滤波的操作来使数据得以稳定。针对那些有着超高采样率要求（大于1Msps）的音频或者高速信号采集的场景而言，这样的方法因为会受到过长的采样时间的限制从而影响带宽，所以并不适合使用。这个时候，应当思考转向具备更高性能专门支持差分输入或者内建的被称作可编程增益放大器的ADC芯片，并且要搭配高速的SPI接口以及独立的精密基准源，这才是针对该场景属于技术方面的替代方案。毕竟，在工程实践当中，适合的才是最优的。