高速电路在设计时，功耗优化是不得不面对的挑战。这时芯片频率突破又集成度飙升，功耗不仅跟能效、散热有关，还直接对系统的稳定性、可靠性产生影响。我作为长期在一线工……
高速电路在设计时，功耗优化是不得不面对的挑战。这时芯片频率突破又集成度飙升，功耗不仅跟能效、散热有关，还直接对系统的稳定性、可靠性产生影响。我作为长期在一线工作的硬件工程师，明白这不是简单的降频或者降压，而是一场从架构设计开始，一直到物理实现，甚至涉及系统软件的综合性战役。这场战役要在性能、成本以及功耗之间找到精妙的平衡点。
如何从系统架构层面降低高速电路功耗
决定功耗上限的首要环节乃是系统架构，一个极为常见的误区便是过早沉迷于局部优化，从而忽略了顶层设计所具有的决定性影响，举例来说，于数据路径里引入动态电压频率调节，也就是DVFS域，使得非关键模块在能够满足时序的情形下运行于相对较低的电压以及频率之上，如此便能够带来颇为显著的节能成效，另外一个切实有效的策略是运用异构计算架构，把不同种类的计算任务分离开来，使其流向最为擅长的高能效核心进行处理，以此避免出现“大马拉小车”这种浪费情况。恰当的电源领域划分以及关断机制同样关键，保证非活动模块能够被完全停止供电。
高速电路中时钟树功耗如何优化
在芯片里头，时钟网络常常是很大的那唯一功耗源头，高速设计的时候更是这样。要去优化时钟树功耗，首先得把不必要的时钟翻转活动给减少掉。采用门控时钟技术是基础，不过得精细设计，防止引入时序方面的问题。针对大规模设计，可以思量构建多级时钟树结构去解决，并且利用本地时钟门控单元。更前沿的办法是采用自适应时钟分布技术 ，按照实际负载动态调整驱动强度。另外，认真细致地权衡时钟偏移以及缓冲器插入的数量，在达成时序收敛的条件之下尽可能地使树形结构变得简单，同样能够有效地减少动态功耗。
高速接口的功耗优化有哪些具体方法
高速SerDes接口是功耗大户，DDR等接口也是功耗大户。要优化接口功耗，首先应着眼于协议，还要从链路训练机制入手。许多高速协议都支持多种低功耗状态，比如L0p、L1，在设计的时候应充分利用这些状态，于空闲时段快速切入低功耗模式。物理层优化同样是关键性的，这包括采用最优的均衡方案，像FFE、DFE，以此来减少驱动电流；优化I/O缓冲器的阻抗匹配，降低反射损耗；以及在满足信号完整性的前提下，尽可能采用较低的电压摆幅。进行编码方案的选择，要去挑选那个能效比值更高一些的，就好像是128b/130b编码这样的，如此这般也能够对降低总体的功耗起到一定的帮助作用。
后端物理实现阶段如何进行低功耗设计
将低功耗策略落地的最后一步乃是物理实现，这一步也是最需要细致去操作的一环，合理的电源网络设计身为基础，要确保供电均匀且稳定，来减少因IR压降致使的性能损失以及额外功耗，利用多阈值电压库，于关键路径运用低阈值电压单元去保证速度，在非关键路径采用高阈值电压单元来降低漏电，先进的电源关断技术得仔细规划隔离单元还有状态保持寄存器的放置，以此确保电源开关的可靠性与唤醒速度。最终，务必要开展功耗完整性剖析，核查地弹以及电源噪声，防止因噪声方面的问题而不得不提升电压裕度进而致使功耗增加。
于您过往的项目经历里头，碰到最为棘手的高速电路功耗方面的问题会是啥？您又是凭借啥出人意料之法或者工具组合去予以解决的？欢迎于评论区把您的实战经验给分享出来，要是本文对您有所启发，也请毫不吝啬地进行点赞以及转发。
微信扫一扫 
