PCB设计规范入门：3步避开常见布线雷区，附实战避坑指南

实测本人Altium Designer 23.0, 踩过阻抗不匹配以及地弹噪声的坑, 新手依照步骤一步步去操作, 便能够轻松避开这类常见问题。从事硬件这一行业, 即便图纸绘制得再精美, 只要PCB设计规范没有守住底线, 板子回来就成了废铁。许多新人认为规范是一种束缚, 实际上它是保命符。咱们今日不讲大道理, 只讲如何把线排列清楚, 使信号跑得稳定。

PCB铺铜与接地怎么处理

grounding（接地）身为模拟电路的灵魂所在, 同时还是数字电路的噪音源头, 众多初学者偏好将大面积铺铜径直连接至GND, 认定如此抗干扰能力就强, 这可大错特错了, 要是没有良好分割, 铺铜反倒成了巨大的天线, 耦合周边的高频噪声, 正确的做法是, 针对高频信号回路, 务必要遵循最小环路面积原则, 在布局之际, 紧挨着电源引脚放置去耦电容, 并且电容到引脚的走线越短越好, 最好直接打过孔连接到内部地平面。

新手避坑

常见报错：高频信号出现振铃或误触发。

核心出错原因：去耦电容位置太远，回路电感过大。

迅速的解决途径是, 把去耦电容移到芯片引脚距离在1cm范围以内之处, 并且运用多个过孔并联起来接地, 以此减小电感。

针对于接地策略而言, 此处当中涉及到了两种常见方案的选取与舍弃。其中方案一是单点接地, 它适用于低频模拟电路, 能够有效地避免地环路电流, 进而达成相应效果。方案二则是多点接地, 主要是借助完整的电源层和地层来提供低阻抗回路, 此方案适合高频数字电路, 可满足其特定需求。推荐的值为电源层阻抗低于50mΩ, 这都是基于大多数高速芯片对于瞬态电流响应的最低要求所确定的。要是你的设计中混合了高低频信号, 那么务必要选用磁珠或者0Ω电阻来进行隔离, 而绝不是简单地将地线断开, 因为那样做只会创造出新的辐射来源, 产生不良影响。

差分线与阻抗怎么控

随便两根线并排走并非就叫差分线是差分, 在PCB设计规范里, 差分对间距得严格等于线宽, 如此才可以维持标准的100Ω差分阻抗。要是间距过大, 耦合变弱, 共模抑制比下降；间距过小, 加工误差致使阻抗漂移。在实际操作当中, 我们通常会在设计规则设置器内, 直接确定差分对的宽度为8mil, 间距为8mil, 介质厚度依据板材类型予以调整, 以便确保仿真通过的阻抗曲线。

新手避坑

常见报错：信号眼图闭合，误码率飙升。

核心导致出错的原因在于, 差分对的长度并不匹配, 其相位延迟所产生的差值已经超出了1/4单位间隔。

快速的解决办法是, 于布线工具里运用Length Tool功能, 去调整蛇形线, 从而让两条线的长度差值要小于5mil。

“串扰”属于另一个高频完整报错。两条平行走线距离接近过于时, 高频信号会相互产生干扰。解决办法不是单纯拉开距离, 而是要对之进行参考平面的变更。于可能的时候, 使得敏感信号线下方存在完整地平面, 防止跨越分割缝。一旦信号线跨越了地平面缺口, 回流路径会被迫绕行, 环路面积大幅增加, 辐射与敏感度均会失控。牢记, 回流路径始终紧紧贴着信号线下方的地平面, 这是黄金法则。

焊盘与丝印怎么排版

接着说一说容易被人所忽视掉的物理设计方面的细节。其中, 焊盘的大小需要契合IPC – 2221这套标准, 而孔径比建议设定成1比1.5。丝印层千万不要重叠压在焊盘之上, 这可是最为基础的礼貌要求。好多工厂由于丝印压到焊盘从而致使焊接出现不良状况, 返工的成本更是极高。在PCB设计规范的这个框架范围以内, 要预留出足够数量的测试点也就是Test Point, 其直径最少得是1mm, 这样便于生产之后的ICT测试。

此方法在超高频毫米波场景涵盖60GHz往上之时并不适用, 这是由于该时段寄生参数所产生的影响远远超出了规范覆盖范畴, 故而需要借助EM仿真专用软件予以优化。在常规工业控制、消费电子以及通信设备领域, 按照上述步骤进行操作便足以确保90%之上的良率得以实现。在动手开展画图工作之前, 要先确定好相应规则, 而后再进行落笔布线操作, 如此能够省去后续无数次的改版所带来的麻烦。