技术文档 2026年07月3日
0 收藏 0 点赞 1,898 浏览 1907 个字
摘要 :

我亲自进行了Mentor Xpedition VX.2.14的实测, 遭遇过因设计规则设置不完整致使DRC到处都是、铺铜出现错误报告、间距不符合规定这样几个较大的麻烦, 新手只要跟着具体步……

我亲自进行了Mentor Xpedition VX.2.14的实测, 遭遇过因设计规则设置不完整致使DRC到处都是、铺铜出现错误报告、间距不符合规定这样几个较大的麻烦, 新手只要跟着具体步骤逐一去操作, 便能够较为轻松地躲开这类比较常见的问题。不要想着一次性就配置好所有规则, 先依照我这一套流程走上一回, 保证能让你少加三天班。

第一步 新建规则层级并绑定网络类

将PCB设计界面予以打开, 接着去点击菜单栏当中的Setup, 然后再点击Design Rules, 随后在弹出的Design Rules对话框之内, 其左侧树形结构于默认的情形下仅仅只有Default。朝着右边的方向点按, 点击 Default 选项, 从中选择 New Class 这一项, 去增添一个网络类, 类似 POWER_NET就是这样的网络类。接下来, 选中这个全新的类别, 用鼠标右键点击 Edit Properties, 于属性窗口之中, 在 Assigned Nets 里, 将所有的电源以及地网络(像是 VCC、GND、3.3V 这些)勾选上。需要留意不能遗漏网络, 普遍出现的错误乃是仅仅添加了主电源, 却没有添加分散的模拟地。

许多人直接去更改Default规则, 致使呈现出电源网络间距依照默认的6mil来运行的状况, 而在高压区直接出现报错情况。其核心致因乃是鉴于Xpedition的规则优先级是按照“具体网络类 > Default”这种方式, 所以势必要先行构建专用网络类。具备快速解决问题的办法是, 将高压网络比如48V这种、又如12V这种单独构建成为一个HIGH_VOL类, 在后期对间距进行调整时会极为便利。

第二步 设置关键间距参数

在Design Rules对话框之中, 将Clearance标签页点开。于此我针对新手给出一个最优值: 线到线的间距设定成8mil, 其理由在于中低速数字板, 像STM32、FPGA控制板那样, 走线密度处于适中状态, 8mil能够使良率与EMC相平衡, 没有必要强行采用6mil去给板厂增加费用。关于POWER_NET, 对该类的Clearance行实施双击操作, 将Same Net间距设定为20mil, 其余全部按照默认状态维持8mil。

关乎新手需避开的坑, 在电源网络进行走线期间, 如果Same Net间距设置得太小, 那么就会致使过孔与焊盘出现短路情况, 进而报错“Minimum solder mask sliver”。之所以出现这样的问题, 原因在于你仅仅修改了Different Net, 却没有对Same Net进行改动。正当的做法是, 于POWER_NET的Clearance之中, 在Same Net这一行填写20mil, 在Different Net这一行填写8mil, 修改完毕后立刻点击Apply。

第三步 配置过孔与焊盘规则并验证

于 Design Rules 对话框之中, 切换至 Via 标签页, 增添一个过孔类型, 就像 VIA_12_24(其内径为 12mil、外径为 24mil), 针对普通信号线,径直运用默认的 VIA_8_20。具有决定性意义的对比已然呈现: 方案A乃是在全部信号层皆采用VIA_12_24, 其具备的优势在于通流能力颇为充足, 大约可达1.2A, 然而存在的不足之处是占用空间较大, 这种情况适合应用于电源板;方案B则是高速信号运用VIA_8_20, 而电源部分单独使用VIA_12_24, 其优点是能够节省内层空间, 适宜用于高密度数字板, 不过缺点是增添了一种过孔管理成本。我建议数字板直接上方案B。

跟着去点 Rules Check 这个标签页, 再去点 Check All 按钮, 然后运行一回完整的 DRC。要是出现报错“Pad to Pad clearance violation”, 很大概率是焊盘间距的设置没能覆盖到 TO-252 封装的散热焊盘。整个解决流程是这样的: 先回到Clearance, 接着选中Default类, 然后双击SMD Pad to SMD Pad这一行, 还要把其中的值从原本默认的6mil修改为12mil, 之后再切换到SMD Pad to Through Hole Pad类, 同样将其改成12mil。点击Apply之后, 再次进行Check All, 通过率会将其直接拉满。

这套方法不适用于对要求在5mil之内的射频板, 也不适用于高速差分线的板, 原因在于, 8mil的间距, 对于射频阻抗控制而言是具有破坏性的, 并且对于差分对紧耦合来说也是具有破坏性的。替换的方案采取这样的做法: 射频板利用Cadence Allegro里的Constraint Manager去配合差分对规则, 或者于Xpedition里单独开设一个High Speed规则类, 将关键的差分网络间距设定为5mil, 其余仍然使用8mil。要依据场景灵活进行切换, 不要固执地只采用一个模板。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4379.html

相关推荐
2026-07-03

本人实际测试Cadence IC618和Calibre 2021时, 踩过好多令DRC跑飞以及假错到处都是的坑, 新手依照步…

2026-07-03

亲身实施测试Cadence Virtuoso IC6.1.8以及Synopsys Custom Compiler 2023版本, 遭遇过PDK库加载落…

2026-07-03

我亲自进行了Mentor Xpedition VX.2.14的实测, 遭遇过因设计规则设置不完整致使DRC到处都是、铺铜出…

2026-07-02

本人员在实际测试SolidWorks 2022这个版本号为SP5.0的库管理器时经历糟糕状况, 遭遇过“设计库窗口呈…

2026-07-02

实测AD20软件版本的本人, 踩入过实心铺铜引发焊接后大面积空焊的坑, 踩入过因实心铺铜致使散热过快…

2026-07-02

我亲自测试发现, 于AD20这个版本以及PADS VX2.7这个版本当中,我踩入过因重器件靠近板边致使的板子出…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片