技术文档 2026年06月14日
0 收藏 0 点赞 1,929 浏览 1906 个字
摘要 :

亲自进行测试的我, 针对Altium Designer 22.0.9版本, 经历过阻抗控制期间因阻抗不连续致使信号反射的状况, 对于新手而言, 只要依照步骤逐一去做, 便能够轻松躲开此类常见……

亲自进行测试的我, 针对Altium Designer 22.0.9版本, 经历过阻抗控制期间因阻抗不连续致使信号反射的状况, 对于新手而言, 只要依照步骤逐一去做, 便能够轻松躲开此类常见的问题。

第一步 精确计算叠层与线宽参数

开启叠层管理器, 其路径是Design → Layer Stack Manager。于Manager里, 把板厚设定成1.6mm , 挑选4层板结构, 顶层以及底层是信号层, 中间两层是电源和地平面。至关重要的操作是: 在Impedance选项卡当中, 点击单端阻抗计算模式, 把目标阻抗设定为50欧姆。按照板材FR4所具有的介电常数4.2 , 我省略借助工具而是以人为凭借手动方式填入线宽值0.35mm所在位置 , 铜厚设定为1oz , 参考层之间的距离确定为0.2mm , 之后系统依据这些数据本身自主进行核算从而将阻抗计算得出为49.8欧姆 , 其数值与理想值比较接近。

【新手需防入坑】, 常见会出现报错情况: 所计算得出的阻抗数值与目标数值之间的偏差超出了百分之五。其核心的出错缘由在于: 要么没有对参考层距离进行正确的设置, 要么就是板材的介电常数和实际情况不相符。而解决的办法是: 首先要去确认参考层是不是完整的地平面, 接着要依据厂家所提供的板材参数手册来核对介电常数, 千万不要盲目地去使用默认值4.5。

第二步 在PCB布线时强制约束走线宽度

去往规则设定之处, 其路径在于: Design 指向 Rules, 紧跟着 Rules 指向 Routing, Routing 再指向 Width。着手创建一个全新规则, 为之赋予的名称是 Impedance_50, 于 Where The Object Matches 里作出 Net 的选择, 录入需要加以管控的网络名称,诸如 CLK 信号线这般。关键的参数方面: 把 Min Width、Preferred Width、Max Width 统统设定成 0.35mm, 要保证走线在整个行程之中宽度始终保持一致, 这样就是关键的设定操作啦。 其做法应当如同上述程序一样得到完成, 并且要保证所录入的网络名称准确无误, 宽度参数设定精确无误, 不得出现任何差错遗漏情况。随后 , 于Physical Rules里 , 把Top Layer的走线种类设定成Microstrip , 并且勾选Impedance Driven选项 , 如此软件便会依照叠层参数自动调整线宽。

【新手需防】 常见报错情况: 布完线之后, 阻抗测试点呈现出阻抗异常的状况。核心出错关键原因: 走线贯穿过了不一样的参考层, 举例来说, 像是从地平面跨越至电源平面区域。解决的办法: 核查走线路径是不是全然处于同一参考层之上, 如果必然要换层, 在换层的地方添加地过孔, 以此维持回流路径的连续。

推荐参数与方案对比

针对1.6mm标准板厚, 是4层板, 属于FR4材质这一情况, 关键参数最优推荐值为信号层线宽设成0.35mm, 线距起码要保持在0.5mm以上。其设置理由是这样的线宽配合同样1oz铜厚以及0.2mm的预浸层厚度, 可稳定地输出49至51欧姆阻抗, 并且能满足常规制板工艺的蚀刻精度, 不会因为线宽过细致使良率有所降低。

进行实操方案对比, , 存在两方案, 方案一是手动去计算线宽, 而后加以锁定对应规则, 此方案适合较为稳定的小批量项目, 其具备的优点为灵活性较高, 不过又具有费时这一缺点;方案二则是直接运用阻抗计算工具来自动进行设置, 像Polar SI9000这类工具, 该方案适合高速信号数量较多的复杂板子, 优点在于能够快速批量计算, 缺点是需要额外对工具操作进行学习。如若项目仅仅存在少量50欧姆的走线, 那么推荐采用方案一;要是整板有几十条进行差分或者保持单端属性的阻抗线, 那就推荐方案二。

常见报错一站式解决

高频完整报错: 在进行阻抗测试之际, 察觉到实际的PCB走线阻抗呈现为42欧姆, 此数值偏离了目标值达16%这一比例。一站式解决流程: 首先, 运用万用表去测量实际的线宽情形, 查看是否会同设计保持一致, 要是发觉线宽偏粗(举例而言是0.42mm这种状况), 那就表明厂家的蚀刻时间过长;其次, 与板厂取得联系, 以此来确认铜厚以及预浸层厚度是否能够达到标准要求;接着, 于叠层管理器当中再次输入实际的工艺参数, 把线宽调整为0.28mm, 再次计算之后阻抗达到了49.8欧姆;最后, 修改规则里面的线宽值并且重新生成Gerber文件。当心: 要是因参考层并非连续致使阻抗处于偏低状态, 那就得运用Polygon Pour去将地铜皮补充完备。

此方法对柔性PCB或者射频板(像是LTE天线走线那般)并不适用, 缘由是这类材质的介电常数变化情形较为大, 并且要求精确程度达到0.1欧姆这个级别的。替代的方案为: 运用高频板材比如Rogers 4350B, 再搭配场仿真软件比如HFSS来开展全波仿真。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4220.html

下一篇:

已经没有下一篇了!

相关推荐
2026-06-14

亲自进行测试的我, 针对Altium Designer 22.0.9版本, 经历过阻抗控制期间因阻抗不连续致使信号反射…

2026-06-14

依照本人实际测试情况来说, 西门子S7 – 1200固件V4.5与TIA Portal V17搭配使用时, 会碰到三种…

2026-06-14

实测本人, Cadence IC618从ISR20升级到ISR24, 踩过电阻symbol在更新后直接变为方框的坑, 新手依照步…

2026-06-14

实测Altium Designer 21这个版本的人是我, 在进行差分对等长调节的时候, 我踩中了蛇形绕线卡顿以及…

2026-06-14

我亲身测试了那种四层板, 其铜厚是2oz 的规格, 并且采用了0.3mm 的过孔方案, 在这个过程中, 踩过因…

2026-06-14

经过本人实际测试Altium Designer 24版本, 曾遭遇铺铜地线环路致使EMI超标这一具有坑害性质的情况发…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片