PCB设计规范踩坑实录 这几步细节做错板子直接报废

亲身进行测试的本人, 针对Altium Designer 22版本, 曾遭遇过因封装匹配出现错误从而致使整板短路的状况, 对于新手而言, 只要依照步骤一次又一次地进行操作, 便能够轻轻松松地躲开这类极为常见的问题。

原理图绘制阶段就得埋好规范种子

有不少新人一开始就赶忙拉线, 最终后期DRC检查出现几百条报错。实际原理图的位号标注以及网络标号必定要严格保持一致。我惯常在放置元器件之前, 先统一更改位号前缀: 电阻采用R、电容采用C、电感采用L, 后缀依据页码顺序依次递增。千万不要使用默认的U1、U2去替代电阻电容, 后期BOM导出会变得一团糟。

【新手需防出错】, 存在常见报错称作“Net has no driving source”, 其核心缘由为, 有着网络标号名差错要么是搞错字母要么是疏漏下划线。举例而言, 将VCC_3.3V写成了VCC3.3V, 如此一来, 系统就会辨别成是两个各不相同的网络。疾速解决之道: 开启原理图上面的菜单Tools → Annotate Schematic, 对号重新进行排序, 接着执行Project → Validate PCB Project, 能够一次扫描找出全部分标号冲突之处。

网络标号的命名是有一定讲究的, 我习惯于采用一种特定格式, 即“电压值_功能名”, 例子有VCC_5V_MAIN、GND_ANALOG, 如此一来, 后面在进行Layout的时候, 一眼就能够区分出电源层与地层, 特别需要提醒的是模拟地和数字地必须采用不一样的网络标号, 像AGND和DGND, 是不可以混合使用的。

封装库检查是决定板子能不能用的生死关

进行封装操作时遭遇的问题里, 最具危害性的便是踩坑。当下, 我在每次构建封装以前, 必定会进行一项操作: 于IPC Footprint Wizard这个软件里输入元件的尺寸, 随后直接生成被推荐的焊盘的尺寸。就像针对例如来说SOIC – 8这种封装情形, 依据IPC标准所推荐的焊盘长度是2.6mm, 宽度是0.6mm, 间距是1.27mm呵。一定一定不要凭借手动去胡乱绘制, 哪怕仅仅相差0.1mm就极有可能出现虚焊的状况。

【新手切莫入坑】 常常出现报错“Footprint在PCB Library里找不到”, 关键原因在于封装库路径尚未正确地进行关联, 迅速解决的办法: 开启PCB编辑的界面, 点击File之后再点击Library Setup, 添加自身封装库文件所在的文件夹路径, 勾选“Search in subfolders”。要是依旧寻觅不到, 那就直接用右键点击元件, 进而选择Properties这一项, 接着再选择Footprint, 随后选择Browse, 通过手动的方式去指定封装文件。

这里得着重强调一组实操方案的对比, 那就是公制单位mm与英制单位mil的对比。对于电源板以及大尺寸板, 我给出强烈建议, 它们适用mm。而精密数字板适用mil。就好比BGA封装的球间距是0.8mm, 换算为mil是31.5, 若用mm来绘制, 对齐会更简易.但倘若要走差分信号线, 常用的是5mil线宽以及5mil间距, 这种情况下用mil单位会更具直观性。方案进行取舍时的逻辑情况是这样一种状况: 要是在板子之上同时存在着BGA和密集走线的这种情况, 那么我的习惯将单位切换快捷键设置成为Ctrl + Q, 能够随时进行改变切换, 不需要一直坚守于同一种状态而不改变。

布局布线必须守死的三条硬规则

第一条有这样一条硬性规定: 关键的信号线要先行铺设, 电源线则随后铺设。举例来说, DDR时钟线必须铺设在内层, 其两侧要进行包地处理, 线的宽度依据阻抗计算设定为5.5mil, 线与线之间的间距至少是线宽的3倍。新手常常极易犯下的错误是, 首先将电源线铺满了整个区域, 进而致使信号线没有了可铺设的空间。实际的操作过程是, 先将Routes打开, 接着进入Interactive Routing, 然后通过按下快捷键Shift+F来选择处于同一网络的设备, 最后共同进行拉线操作。

对于新手避坑要清楚, 常见报错是“Clearance Constraint Violation”, 其核心原因在于线间距比设计规则所设定的值小快速解决办法是, 打开Design, 接着找到Rules, 再找到Clearance, 把最小间距设置为8mil, 要是依然存在报错, 那就赶紧检查是不是有过孔和焊盘间距过于接近, 这种情况可以手动拖拽进行调整。

第二条退耦电容放置位置的硬性规定: 要靠近IC引脚进行放置,像STM32F103的每一个VDD引脚旁边, 都必然得紧贴着放置一枚100nF的电容, 走线的顺序是先经过电容然后再经过IC引脚, 其长度需要控制在5mm以内, 我通常会把电容放置在IC背面相对引脚的那个位置, 采用0.5mm宽的线径直打孔下去。

第三条这样一种硬性规定的规则是, 电源层起码要有一层, 地层同样至少得有一层才行。对于四层板而言, 有着这样一种被推荐认为比较合适的叠层方式, 它是, 最上面一层为信号层, 紧接着下面一层是接地平面层, 再下面一层是供电平面层, 最底下一层又是信号层。这儿存在一个关键参数, 它推荐了最优值, 这个最优值是, 将电源层与地层的间距设定为5mil, 其理由在于, 在常规FR4板材的情形下, 这样的距离能够提供良好的去耦效果, 并且还可保证呈现出60Ω左右的阻抗特性。

高频完整的报错以及解决具体流程如下: 待画完板之后, 去执行Tools → Design Rule Check, 此时出现报错为“Starved Thermal Relief”, 而此报错所表达的意思乃是焊盘与铜皮之间的连接存在不足的情况, 之所以会产生这种情况, 其原因呀是热焊盘没有设置妥当。具有完整特性的一站式解决行动流程: 用手指较快地双击焊盘, 从而进入Pad Properties, 然后在Plane选项卡里面将Thermal Relief修改成Direct Connect, 把用于铜皮连接范畴的宽度设定为10mil。要是出现报错“Silkscreen Over Component”这种状况, 那是由于丝印层字符压在了焊盘上, 做出的操作是选中丝印字符, 接着按E+R进行旋转, 随后拖到元件边缘的空白之处, 形成最终的结果, 这就是整个流程。

提醒的最后一句来了: 对于四层以上的高频多层板与否还不一定完全适用这套规范, 对于柔性板也是这样。就像FPC软板这种, 阻抗控制对线宽有着更高的要求, 建议直接把嘉立创的阻抗计算工具拿来在线生成参数。替代方案是很直接的那种: 在小批量打样之前, 先弄出一版2cm×2cm的测试条, 这里面放置几组线宽线距不同的走线与过孔, 使得板厂做完后帮你去测阻抗, 确认达到标准之后再开启整板的工作。