退耦电容布局实操 新手避坑三步走

经本人实际测试Altium Designer 22版本, 曾踩入退耦电容布局后电源纹波不但没有下降反而上升的坑, 新手只要跟着步骤一步步去操作, 便能够轻松躲开这类常见问题。

第一步 确定最优先的电容位置

开启PCB布局画面, 要先寻觅各个芯片的电源引脚以及地引脚。零点几纳秒的电流跳变于开关动作瞬间时出现, 电容得紧密挨着电源引脚安置, 间距把握在1-2mm范围之内。将0.1μF小电容放置在最贴近电源引脚的地方, 走线宽度最少10mil, 路径不经过过孔。

新手需注意避开的情况是，常见的报错存在这样的状况, 电容放置的位置距离引脚太远, 或者电容中间打了过孔, 进而致使寄生电感过大, 最终失去滤波效果。这一现象的核心原因在于, 高频电流的回路被拉长了。而解决的办法是, 把电容旋转到引脚正好相对的方向 , 采用粗短线直接进行连接 , 以此避免出现绕路的情况。

第二步 按频率分层安排电容组

起于电源入口之处, 1000μF 的铝电解电容被放置于板边位置, 随后是 10μF 的钽电容, 最终 0.1μF 以及 0.01μF 的陶瓷电容贴近各自的负载。不同容值的电容对不同频率段予以覆盖, 大电容用于滤除低频纹波, 小电容用来吸收高频噪声。

最佳推荐的关键参数数值, 针对0.1μF电容而言, 其ESR应当小于0.1Ω, 原因在于此数值能够保证在100MHz以下的频段里, 提供一条得以实现低阻抗的路径, 要是ESR过高, 那么就会致使高频噪声没办法泄放掉, 反而会耦合到其他的电路当中。

【新手需防】常见的报错情形为, 电容之种类混杂放置, 并未区分先后顺序, 进而致使谐振峰相互叠加, 最终引发噪声放大。其核心根由在于, 不同电容的自谐振频率产生冲突。解决之道乃是, 按照频率由低至高进行排列, 大电容要远离高频器件, 小电容需紧挨着芯片摆放。

第三步 优化电源回路与地平面回流

在印刷电路板的电源层跟地层之间径直放置退耦电容, 以此减少回路面积, 对于球栅阵列封装芯片, 于芯片底部预留多个一零点一微法电容位置, 借助微过孔直接连接至内层电源以及地平面, 每一个电源引脚配备一个电容。

来对比两种实操方案, 方案A呢, 是把电容直接放置在表层, 然后通过走线连接到引脚, 方案B则是借助过孔连接内层平面, 之后再回到引脚。方案B对于高频电路（频率大于50MHz）而言更具适配性，原因在于其回路电感更小, 而方案A适宜低频或者低速数字电路, 并且操作简便。其取舍的逻辑是这样的: 在遇到高频情况时, 优先考虑降低寄生电感, 此时应选择B；要是处于低频状况, 优先考虑减少过孔数量, 这时就该选择A。

常常出现的高频完整报错情况是, 电源纹波从原本的20mV急剧飙升到了120mV , 并且还伴随着100MHz频点处的共振尖峰。完整的解决流程为 , 第一步 , 要去检查0.1μF电容距离电源引脚是不是超过了3mm ；第二步 , 将电容移到距离引脚1mm以内 , 而且要更换为X7R材质 ；第三步 , 在电源入口处并联一个由10μF和0.01μF电容所组成的组合 , 以此来消除谐振峰。经过实际测量 , 纹波降低到了15mV以下。

适用于多数数字电路以及混合信号板的这套方法, 对纯射频电路或者超高速SerDes链路并不适用。射频电路需要分布式电容网络, 其替代方案是运用多个相同容值电容并联起来且均匀分布, 与此同时配合π型滤波结构。