EDA工具学习资料从入门到实战

本人实际测试了Cadence Virtuoso IC6.1.8，踩过因cds.lib库路径配置出现错误从而导致启动处于空白状态的坑，对于新手而言沿着步骤一步步去进行操作，便能够轻松躲开这类常见问题。

环境变量怎么配

掀开终端，键入cd~步入用户目录，开展vim .bashrc于文件末尾添入：export CDS_ROOT=/opt/cadence/IC618以及export PATH=$CDS_ROOT/tools/bin:$PATH。存储好后运作source .bashrc使之生效。设有固定参数，其中license端口被设置成5280，其对应lic_server，再者，最优推荐里面，等待超时被设为30秒，给出的理由是，若该时间设置过短，因网络波动就会出现报错情况，若设置过长，则会致使启动流程被卡死。

需注意，新手要避开的坑中，存在常见报错“License call failed”，而其原因乃是hostname解析不正确，要直接去修改/etc/hosts，把127.0.0.1之后添加你的机器名，再重新安装lic管理服务，如此便可解决问题。

库文件加载步骤

启动时，双击位于桌面的virtuoso图标，之后，在CIW窗口里，先后点击File，再点击New，接着点击Library，最后输入库名“MY_TOP”。此处存在两种方案进行对比，其一乃是运用绝对路径去指定/projects/tsmc18/techfile，这种情况适用于固定的服务器，其二是借助环境变量$TECH_PATH，这适用于多个项目之间的切换，对于新手而言，建议采用方案一，以此来避免变量未被定义。

【新手需防入坑】出现报错“Technology library ‘tsmc18rf’ not found”，此情况的缘由在于你未进行工艺目录的挂载。要在cds.lib里手动增添一行DEFINE tsmc18rf /path/to/tsmc18rf，待保存之后再重启virtuoso。

仿真报错完整解决流程

在将原理图绘制完成之后，点击Launch这个选项，接着点击其中的ADE L，随后选择Setup里面的Model Libraries。出现了高频完整报错情况：“model name ‘nch’ is not defined”。提供一站式解决办法：首先去检查模型文件路径，路径是/models/spectre/ms018_v1p9.scs，接着在Model Libraries窗口那儿点Add，随之再填入路径，之后把Section设为“tt”。接着进行点击操作，点击Analysis之后再点击tran，在这里把关键参数停止时间设定为10u，精度设置为moderate，之所以这样设置有最优推荐理由，那就是conservative比其会慢3倍，而liberal则会出现漏掉毛刺的情况。点Netlist and Run。

【新手需防入坑】出现报错“input.scs line 23: syntax error”这种情况大多是因为存在拼写方面的错误，要去检查模型段名的大小写情况。要是这样做之后还是不行，那就把~/simulation目录删除掉再重新运行，百分之九十的那种十分怪异的报错都是由于缓存被污染所导致的。

对于多用户共享服务器里权限受到限制的账户而言，本方法并不适用，在这样的情况下，替代方案是申请/tmp下的个人目录，并且使用-user参数来启动。当你头一回运用EDA工具的时候，是被哪个报错卡顿得时间最为漫长呢？欢迎进行评论并分享，要是点赞数量超过一百，我就继续撰写DC综合避坑手册。