过孔数量精简实操，少打孔反而信号更稳

吾曾亲自测试Altium Designer 22.10版本 经历过因过孔打得过多致使电源平面被分割成如同筛子一般 信号回流路径出现断裂之状况 新手只要依照步骤一步步去操作 便能够轻易避开此类常见之问题。

确定核心信号过孔下限

先开启PCB设计文件, 这是第一步, 接着进入“Design→Rules→Routing→Via Style”菜单。于约束面板之中, 先别着急去调节过孔最大数量限制, 重点在于针对DDR、USB3.0这类高速差分信号，手动对单个网络设置使其最多被允许有2个过孔。具体做法是, 于“Net”这个分类范畴之内, 去创建新的规则, 接着勾选“Where the First object matches”这个选项, 而后挑选目标网络, 随后在“Constraints”当中, 将Maximum Via Count设定为2。

新手需避坑: 新手极易犯的错乃是直接针对整板统一去设置过孔数量上限, 如此一来电源网络也受累被限制住, 进而致使压降过大引发报错。正确的行径是唯有给时钟、数据线这类高频敏感信号增添限制, 电源网络维持默认的宽松规则不放。报错的现象一般是DRC进行提示“Via Count Violation”, 缘由在于未曾区分网络类型造成的。处理方式为: 于规则优先级这个范畴当中, 要将高速信号规则放置到最先的那个位置, 而要把电源规则安排在后续的位置。

电源平面完整性检查

该步骤得结合层叠设置方可执行, 打开“Layer Stack Manager”, 去查看当下板子的电源以及地平面层数, 倘若为四层板, 中间两层大抵是电源与地, 这时要切换至“Tools→Via Stitching”功能, 瞧瞧当前过孔缝合密度, 于“Power Plane”标签之下, 将缝合过孔间距由默认的100mil改成200mil。这么做是由于过孔之间的间距过于紧密, 进而会导致平面产生多处小孤岛, 然而却会对电流回流的通路造成破坏。

新手需避坑: 当点击“Via Stitching”之后, 便发现整个板子自动地铺满了过孔, 那些过孔密密麻麻的宛如麻子脸, 并且DRC报出了“Copper Sliver”错误。其核心缘由乃参数设置有所不当, 经由缝合的过孔之中最小间距小于了铜皮最小留边宽度这样的情况（通常将其设为10mil）。方法解决快速: 于规则里新建“Clearance”规则, 设定过孔至铜皮的距离大于等于12mil , 随后再度执行缝合操作。留意, 混合信号板（数字与模拟组合）的最优推荐值为200mil间距, 此间距可确保数字噪声不会经由过孔缝隙渗漏至模拟区域。

两种方案取舍：取消冗余过孔

这里提供两组对比方案，根据你的板子类型选一种。

方案A是手动精简法 , 先开启“Tools→Teardrops”工具 , 再选“Add”模式 , 接着给所有焊盘添加泪滴 , 泪滴可强化焊盘与过孔的连接 , 如此一来原本用于增强机械强度的冗余过孔便能直接删除 , 操作路径是选中冗余过孔 , 接着按键盘“Delete”键。适合小批量样机或低频板（<100MHz），因为手动删除能精准控制每个位置。

方案B是自动筛选法, 要执行“Design→Board Layers & Colors”, 在“System Colors”里勾选“Via Hole Diameter”来显示。转而依照快捷键“F11”开启PCB Inspector, 于其中挑选出所有过孔, 于“Hole Size”过滤器之内键入大于15mil的孔径数值, 将这些过孔予以留存, 而其余小于等于12mil的过孔则统统删除。此情形适宜用于高速多层板（>500MHz）, 缘由在于小孔于高频状态下会引致寄生电容的产生, 经过精简之后信号质量会更为优良。

新手需注意避开的坑: 方案 A 在执行的时候, 经常出现的报错情况是, 删除过孔之后飞线就消失不见了, 其原因在于, 被删除的那个过孔乃是星形拓扑之中的关键节点, 所对应的解决的办法是, 在删除之前, 先运用“Graphical Editing”工具来高亮显示所有的连接, 以此来确认过孔并不在分支节点之上, 方案 B 所出现的报错则是, 不小心删除了 BGA 扇出过孔, 进而致使芯片引脚没有连接, 而造成这种情况的原因是, 在使用孔径进行过滤的时候, 没有对 BGA 区域做出区分。解决的办法是, 首先要框选BGA区域, 在Inspector里锁定这样子的过孔, 然后再去执行批量删除。

高频报错解决：过孔间距违例

系统提示“Via to Via Spacing”违规, 此类高频完整报错出现在运行DRC之际, 错误列表里有几十个红叉。核心缘由乃是自动缝合时, 过孔彼此挨得太近, 间距小于6mil。关于一站式解决流程, 有着这样一系列步骤: 首先, 要打开“Rules→Routing→Routing Via Style→Routing Via Style_1”, 随后, 在“Constraints”这个设置项里, 把最小过孔间距变更为10mil。接着, 是第二步, 需切换到“Tools→Polygon Pour→Pour Manager”, 之后, 要选择所有的铜皮区域, 最后, 执行“Repour”这一操作。第三步, 返回到DRC窗口里面, 去点击那个“Run DRC”重新做检查, 在这个时候所有的错误应该会消失不见。要是还有残留存在, 那就手动去选中靠得过近的过孔, 运用“Align”工具来调整位置, 要保持中心距在20mil以上。

给新手的避坑提示: 在DRC跑完之后, 出现了红叉消失可是铜皮却出现空洞的情况, 其原因在于Repour的时候, 铜皮填充算法与过孔间距规则相互冲突。解决的办法是：在铜皮属性当中, 把“Remove Dead Copper”打上勾, 对于“Pour Over Same Net Via”选项必须要选中, 如此一来铜皮会自动绕过过孔从而形成完整平面。

在纯模拟射频板或者超大电流电源板的设计情况下, 本方法并不适用, 这是由于在此种场景当中, 过孔的寄生参数以及载流能力构成了核心矛盾所在, 如果单纯依靠精简数量那么极有可能引发散热不足这一状况, 抑或者导致阻抗失配。而替代方案则是采用多个小过孔进行并联的方式（举个例子, 运用4个8mil的孔去替代1个20mil的孔）, 如此一来既能够保留冗余, 同时又可以对寄生效应加以控制, 具体的实施方式要依据你板子的热仿真结果来加以确定。