AD设计规则避坑指南：新手必看的10个关键设置参数

亲自进行测试的是Altium Designer 23.6.1版本, 经历过因为规则设置不合适致使整板DRC错误报告出现上千处情况的那种坑, 新手依照下面的步骤一个一个去操作, 便能够轻松躲开这类常见问题。

规则优先级排序必须手动调整

在Design→Rules那里存在规则设置界面, 此界面有很多人会以直接默认的方式去使用, 之后却发觉线宽规则始终不会生效。其实际的规则判定逻辑是, 在优先级方面数字越小越具备优先性, 而默认状态下所有规则的优先级都是1, 并且是由系统以随机的方式来进行选择。你得通过手动的方式去进行调整, 具体做法是, 用右键点击目标规则, 接着选择Priority→Set Priority, 将最为核心的电源线宽规则设定为1, 把信号线设定为2, 把地线设定为3。

【新手绕行】平常出现的报错“发现规则违规但无匹配项”, 关键缘由是低优先等级规则将高优先等级规则给覆盖了。快速用以解决的办法: 开启Rules界面右下角处的Priorities按钮, 把最为重要的规则拖拽至最上面。

线宽规则最小值和最大值必须同时填

建立线宽规则时, 众多人仅填入Preferred Width便予以保存。实际上Altium Designer的规则检查乃是选取Min与Max的中间值当作约束范围。比如说你设定Min等于0.2mm, Max等于0.5mm, Preferred等于0.3mm, 那么DRC允许的范围即为0.2至0.5mm, Preferred仅仅是作为走线初始值。最优推荐是, 信号线的最小尺寸为0.2毫米, 最大尺寸为0.3毫米, 优先选择的尺寸是0.25毫米；电源线的最小尺寸为0.5毫米,最大尺寸为1毫米, 优先选择的尺寸是0.8毫米。

【新手需防出错】出现报错“Net has multiple widths”, 缘由是同一网络被好些线宽规则同时适配了。解决的办法是: 在Where The First Object Matches那里挑选Net, 并且在Full Query当中键入确切的网络名, 以此防止规则相互冲突。

间距规则不能只设一个全局值

间距规则存在Clearance以及Silk To Solder Mask这两种, 为数不少的人仅仅更改Clearance, 实际上Silk To Solder Mask间距的初始值是0, 这会致使丝印将焊盘覆盖, 进而径直造成短路, 操作的路径为: Design→Rules→Electrical→Clearance, 把Different Nets Only设成0.25mm。接着进入Manufacturing这个选项, 然后找到Silk To Solder Mask Clearance, 将其数值设定为0.3mm。

报出“Clearance Constraint Violation”错误, 当它出现在BGA扇出区域之际, 其核心缘由是过孔与焊盘的间距过小。要快速解决此问题, 可单独为BGA封装创建一个Room规则, 于Clearance里将Room设置为0.15mm, 其余区域维持在0.25mm。

过孔规则必须和线宽规则独立设置

不少人在走线期间亲手更改过孔尺寸, 而实际的DRC检查会依据Routing Via Style规则来判断。操作路线是这样的: 从Design开始, 往Rules方向去, 接着到Routing, 再到Routing Via Style, 在此处设置Via Diameter（最小为0.6mm, 最大为1mm, 首选是0.8mm）；Hole Size（最小是0.3mm, 最大为0.5mm, 首选是0.4mm）。方案之间的比较情况是: 那种小的过孔（0.4/0.2mm）对高密度板较为适配, 然而其加工所需要的成本比较高, 而大的过孔（0.8/0.4mm）对于电源板比较合适, 只是占有的空间比较大。提出建议, 信号层采用0.6和0.3mm, 电源层采用0.8和0.4mm。

【新手防错】当出现报错语句“Via Style Constraint Violation”时, 这意味着过孔超出了规则所限定的范围。要实现高效解决: 需在Rules当中, 将Via Diameter以及Hole Size的Min/Max范围放松到正负0.3mm, 之后再次运行DRC。

差分对规则必须同时调线宽和间距

差分对规则是在Design→Rules→Routing→Differential Pairs Routing那里设置的, 不少人仅仅只设置了线宽, 却忘掉了调整Gap间距, 进而导致阻抗匹配失败。正确的操作步骤是, 首先设置线宽Preferred=0.2mm, 接着再设置Gap Preferred=0.3mm。需要注意的是, Gap必须要大于线宽, 不然的话差分阻抗会严重地偏离目标值。核心要用到的参数是, USB 2.0差分对所推荐的线宽是0.25mm, Gap是0.35mm, 而阻抗恰好为90欧姆。

【新手需留意避开的坑】报错呈现出“Unrouted Net Constraint”这种状况, 它出现在差分对的拐角地方。其核心缘故在于, 当处于拐角状态时, Gap会自动变小。解决之办法为: 在规则当中, 将Min Gap设定为0.2mm, 抑或是在进行布线操作之时, 手动以45度的角度进行拐角, 并且要让Gap维持不变。

完整报错解决流程：DRC报错999+

要是运行DRC之后其中报错的数量达到上千条, 那么一次性解决的流程如下: 第一步, 将Tools点开, 点击Design Rule Checker这个选项, 然后翻到Report Violations这一页面, 把全部的检查项都进行勾选。第二步, 返回Rules界面处, 查看所有规则的Scope是不是相匹配。最为常见的错误类型就是Rule Scope被设置成Whole Board, 然而实际上某网络却出现冗余定义的情况。则第三步, 针对右键报错数量最多的规则, 去选择Report→Generate Report, 进而导出一个CSV文件, 接着运用Excel筛选出并删除重复规则, 重点在于进行删除重复规则的操作, 而非修改参数, 经过如此这般的操作之后, 报错数量从999+降低到30个以内, 随后手动去修正剩余的错误就行, 需要注意的是, 此方法并不适用于规则数量超过100条的复杂板卡, 其替代方案是直接新建PCB工程, 借助模板规则来重新导入网表。