低频板实心铺铜 新手避坑实战指南

在我对于Altium Designer 20进行实际测试时, 曾遭遇过低频板实心铺铜致使了信号出现干扰以及板子产生发烫现象这样的陷阱。对于新手而言, 要是跟着下面所呈现的一步步去开展操作, 那么便能够轻巧地避开这类司空见惯的问题。凭借如此操作, 就能制作出稳定且可靠的板子。

铺铜前的参数设置

好多人一开始就径直去点击“Place Polygon Pour”, 随后铺出的铜皮, 要么是割裂得极为严重的状况, 要么是过孔显得稀疏的情形, 低频信号反倒被干扰了。首先, 开启Design, 接着前往Rules, 再进入Plane, 然后找到Polygon Connect Style, 其后把连接方式变更为“Direct Connect”, 也就是直接连接, 这一步骤的目的在于使铺铜与地网络构成低阻抗回路, 以此防止浮铜寄生效应产生。在参数方面, 将铜皮网格宽度设定成15mil, 这是经过我多次反复进行测试所得到的最佳数值, 因为倘若太细, 那么过孔难以进行打孔操作, 要是太粗, 又会致使地平面处于不完整的状态。

【新手避坑】

通常出现的报错情况是, 在铺完铜之后进行DRC检查时, 会报出“Un – Routed Net”这样的提示。其最为关键的原因在于, 规则当中“Polygon Connect Style”的默认设置是“Relief Connect”, 这就致使铺铜仅仅依靠细线去连接地网络。针对此情况的解决方式为, 先将其切换为Direct Connect, 之后再次进行铺铜操作, 接着还要执行Tools → Teardrops这一操作来添加泪滴, 以此强化连接点。

实心铺铜的操作步骤与方案对比

存在着两类方案, 其一为整板大面积进行铺铜的方式, 一种是分区实心铺铜的办法。对于低频电路, 像传感器信号调理板这类, 我大力举荐分区实心铺铜, 这是由于整板铺铜易于引发电源噪声共模耦合的状况, 分区铺铜则能够借助GND过孔分割达成模拟地与数字地的物理隔离。操作的路径是, 首先要画好Keepout Layer隔离的区域, 接着分别运用Place Polygon Pour来铺铜, 并且需要注意, 铺设的每一块铜要独立地连接到主地引出的点去。

铜皮最小间隙在参数设置方面, 被设定为10mil, 要是距离太近, 那么低频信号线之间容易产生电容耦合, 要是距离太远, 那就会造成板面的浪费。步骤:

1. 选取全部GND网络, 摁下快捷键P与G以开启铺铜, 于对话框里边将Layer设置成Bottom Layer, 紧接着把连接方式选定为Direct。

2. 画矩形区域，封闭后按Enter确认；

3. 右方按键点击铺设铜板区域之处, 选择“移动多边形顶点”, 微微调整边界直至到达禁止布线层内侧处。

【新手避坑】

一般会碰到的报错情况是, 铺铜的区域那儿出现了“Isolated Copper”这样的警告。而导致这种情况出现的缘由在于, 存在那种面积比较小的孤岛, 且它没有跟任何一个网络相连。针对于此的解决办法是这般的, 要手动去添加一个过孔（Via）, 是按照快捷键P+V来进行放置的, 然后把这个过孔的网络属性设置为GND, 之后再重新去铺铜, 此时那些孤立的铜皮就会被自动合并起来。

完整报错与一站式解决流程

第一次进行铺铜后, 电路板在工作短短几分钟时间就出现变得过热的情况, 进而信号还出现了失真现象。其报错呈现出来的现象是, DC – DC芯片周围的温度迅速快速地上升至85℃, 通过使用示波器测量测到50Hz的低频纹波高达200mVpp。而排查的流程是, 先打开PCB面板, 其次选择Nets, 最后找到GND之后, 发现整个电路板的铺铜虽然是连接着的, 然而回路阻抗却过高, 究其原因在于铺铜仅仅只是覆盖了顶层, 底层并没有做地平面。按步解决: 首先, 将所有当下铺铜予以清除, 接着, 于Design → Board Shape处对板框进行重新定义, 随后, 在Layer Stack Manager里为Bottom Layer增添15mil厚铜皮参数, 最终, 再度进行铺铜操作且添加8个以上GND过孔（间隔不超过1.5mm）。实测纹波降至20mVpp，温度稳定在45℃。

这种方法不适用的情况

要是你的电路工作的频率超越30MHz, 又或者板子上面存在高速差分信号（像是USB 2.0及以上的情况）, 那么分区实心铺铜反倒会由于过孔电感而破坏信号整体性。在这种时候建议采用网格铺铜, 网格线宽是8mil、间距为20mil, 还要配合阻抗控制走线。低频板实心铺铜仅仅适用于信号频率低于10MHz的相关场合, 高频场景应优先进行仿真之后再去确定铺铜策略。