实测这款Altium Designer 24，本人曾踩过整板谐振坑，那是因4层板铺铜后电源地平面分割不当所致，新手只要跟着步骤一步步去操作，便能够轻松避开这类常见问题。 第一步 ……
实测这款Altium Designer 24，本人曾踩过整板谐振坑，那是因4层板铺铜后电源地平面分割不当所致，新手只要跟着步骤一步步去操作，便能够轻松避开这类常见问题。
第一步 规划层叠结构与信号流向
先把层叠管理器给打开，接着去点击处于“Design”菜单之下的“Layer Stack Manager”。要依据板子的尺寸以及信号的密度，优先去把总层数给确定好。要是碰到通常见的2层板，直接在顶层走信号、于底层去铺地就行了。然而要是板子超过了10x１0cm并且存在时钟线，那就必须得升级到4层板。要在层叠管理器当中把L2设置成GND平面、 将L3设置成PWR平面，同时在“Impedance”选项卡里设置差分对线宽/线距。
一些人在层数规划时遭遇问题，盲目照搬他人的6层板设计，结果打样回来察觉到信号质量欠佳，甚至整块板子都无法启动，其核心缘由是没有计算信号回流路径，致使高速信号跨越了分割的地平面，解决之道是在布线之前，通过“Board Planning Mode”预先描绘出电源与地的分割区域，以保证关键信号的回流路径不被阻断。
第二步 关键参数最优推荐值设置
于“Rules”规则编辑器里头，寻觅到“Routing”之下的“Width”，去创建一条规则，此规则专门是针对DDR或者USB差分对的。推荐线宽设定成5mil，其缘由在于当下主流PCB板厂5mil线宽的双面加工费是最低的，并且阻抗控制是最为稳定的。勾选“Differential Pairs Routing”，把间距设置成线宽的1.5倍（也就是7.5mil），点击“Apply”进行保存。
先说新手避坑，不少新手出于想要好看的缘由，将线宽设置成3mil或者4mil。常见的报错情况是，在板厂进行打样之际，会直接给出“工艺能力不足”这样的提示，或者额外收取50%的工程费。其核心原因在于没有查看板厂的工艺参数表。解决的办法是，在“Design Rules”之中直接把最小线宽锁定为5mil ，一旦超出给定范围，布线软件就会直接报错加以阻止。
第三步 两种布线方案对比与取舍
针对电源模块的输入输出线，实操中有两种方案：
方案A，采用多边形铺灌去覆盖大面积的铜皮，其操作路径是，先点击“Place”，接着点击“Polygon Pour”，然后在PCB之上画出覆盖范围，最后网络选择“GND”或者“VCC”。
方案B，采用加粗走线的方式，于规则里对其线宽进行设定，设定成为30mil，而后直接通过手动操作进行拉线。
取舍的逻辑是这样的，要是板子的空间足够充裕，并且存在的是单一电源，那么优先去选择方案A，因为它具备散热良好、压降较小的特点。要是板子的空间十分紧凑，而且电源的种类较为繁多，比如说5V和3.3V共同存在的情况，那就必须得选择方案B，以此来避免铺铜距离过近从而引发短路，或者防止在生产的时候出现“孤岛铜皮”的现象。
新手要避开坑，当用方案A进行铺铜操作的时候，极为常见的报错会出现两种情况，一种是在铺完铜之后，竟然发现铜皮居然没连接到焊盘之上；另一种情况，就是软件会提示“Polygon Not Repour”。而这里面的核心原因，存在两种状况，要么是在规则里面没有去设置那个“Connect to Net”选项，要么就是在铺铜的时候根本就没有对网络进行指定。完整的解决流程为，右键点击铺铜区域，接着选择“Polygon Actions”，随后点击“Repour Selected”，要是这样做还是不行，那就删除铜皮，然后重新在铺铜属性面板里勾选“Pour Over All Same Net Objects”，最后再重新操作一遍。
高频报错完整解决流程
假设你在布线完毕开展DRC检查（也就是工具->设计规则检查）之际，出现了“Un-Routed Net Constraint”这样的错误提示，表明有某条网络处于未连接状态。千万不要去手动寻觅线路，而是直接点击错误列表，从而定位到该网络。极有可能是这条线在修改进程当中被拖拽成了一段处于“假连”情形的状态。采取的解决办法是，将该网络周边区域进行框选，按下“Delete”键籍此把相关线段予以删除，随后点击“Route”，接着点击“Interactive Routing”，再次进行拉线以此连接两端的焊盘，要保证走线的两端出现白色菱形连接点，之后再次运行DRC这样便可消除报错。
在不规则异形板的情形下，或者是使用AD老版本（像13/14版这样的）的时候，本方法有可能并不适用，这是由于老版本的层叠管理器功能存在不全的状况。替代的方案是直接去导出Gerber文件，在CAM350里手动进行层叠的拼接，或者完成软件版本的升级之后再重新尝试。
微信扫一扫 
